ZHCSFP6B November 2016 – March 2025 CDCLVP111-SP
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
未使用的輸出可以保持懸空狀態(tài)。
在此示例中,PHY、ASIC 和 FPGA/CPU 需要不同的方案。電源濾波和旁路對于低噪聲應(yīng)用至關(guān)重要。
有關(guān)建議的濾波技術(shù),請參閱圖 7-12。