ZHCSK34C July 2020 – July 2025 CDCE6214-Q1
PRODUCTION DATA
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
Ffactor 由 R25[7:0] - ip_ref_div 決定。當(dāng) ip_ref_div = 0 時(shí)，F(xiàn)factor = 0.5，否則 Ffactor = ip_ref_div。
N 由 R30[14:0] - PLL_NDIV 設(shè)置。Num 是分?jǐn)?shù)的分子，由 {R32[7:0],R31[15:0]} 設(shè)置。Den 是分?jǐn)?shù)的分母，由 R34[7:0],R33[15:0] 設(shè)置。當(dāng) {R34[7:0],R33[15:0]} = 0 時(shí)，Den = 224。
Σ-Δ 調(diào)制器支持不同階數(shù)的 MASH 來(lái)對(duì)量化噪聲進(jìn)行整形。對(duì)于整數(shù)模式，R27[1:0] 設(shè)置為 0h。對(duì)于分?jǐn)?shù)模式，對(duì)于一階、二階和三階，R27[1:0] 可分別設(shè)置為 1h、2h 或 3h。
在整數(shù)模式下，通過設(shè)置 R51[6] = 1h 將 PLL 設(shè)置為單端 PFD 配置。在分?jǐn)?shù)模式下，必須通過設(shè)置 R51[6] = 0h 將 PLL 設(shè)置為差分 PFD 配置。此外，R51[10] 在分?jǐn)?shù)模式下設(shè)置為 1h，在整數(shù)模式下設(shè)置為 0h。