4 引腳配置和功能

圖 4-1 RGE 封裝24 引腳 VQFN頂視圖

表 4-1 引腳功能

引腳		類型^⁽¹⁾	說明
名稱	編號	類型^⁽¹⁾	說明
POWER
DAP	—	G	裸片連接焊盤DAP 是一種電氣連接，可提供散熱路徑。為了使器件具有適當(dāng)?shù)碾姎夂蜔嵝阅埽珼AP 必須連接到 PCB 接地平面。
VDD_REF	3	P	用于基準(zhǔn)輸入和數(shù)字的 1.8V、2.5V 或 3.3V 電源。
VDD_VCO	24	P	用于 PLL/VCO 的 1.8V、2.5V 或 3.3V 電源。
VDDO_12	16	P	用于 OUT1 和 OUT2 通道的 1.8V、2.5V 或 3.3V 電源
VDDO_34	15	P	用于 OUT0、OUT3 和 OUT4 通道的 1.8V、2.5V 或 3.3V 電源
輸入塊
HW_SW_CTRL	23	I、R_PUPD	EEPROM 頁面的手動選擇引腳（三態(tài)）。弱上拉/下拉。R_PU = 50kΩ。R_PD = 50kΩ。
PRIREF_P	5	I	主基準(zhǔn)時鐘。接受差分或單端輸入。輸入引腳需要交流耦合電容器并在差分模式下進(jìn)行內(nèi)部偏置。對于 LVCMOS，必須在 PRIREF_P 上提供輸入，并且必須將非驅(qū)動輸入引腳下拉至接地。在單端模式下會禁用差分模式的內(nèi)部偏置。
PRIREF_N	6	I
REFSEL	4	I、R_PUPD	基準(zhǔn)輸入的手動選擇引腳（三態(tài)）。弱上拉/下拉。R_PU = 50kΩ。R_PD = 50kΩ。
SECREF_P	1	I	輔助外部時鐘。接受差分或單端輸入或 XTAL。輸入引腳需要交流耦合電容器并在差分模式下進(jìn)行內(nèi)部偏置。對于 XTAL 輸入，在 SECREF_P 和 SECREF_N 引腳之間連接晶體。SECREF_P 為 XOUT，SECREF_N 為 XIN。該器件不需要在 XOUT 上連接任何功率限制電阻器。對于 LVCMOS 輸入，必須在 SECREF_P 上提供輸入，并且必須將非驅(qū)動輸入引腳下拉至接地。在單端和 XTAL 模式下會禁用差分模式的內(nèi)部偏置。
SECREF_N	2	I
輸出塊
OUT0	7	O	LVCMOS 輸出 0?；鶞?zhǔn)輸入可旁路到該輸出中。所有 LVCMOS 輸出上均可配置輸出壓擺率。
OUT1_P	22	O	類似 LVDS/LP-HCSL/LVCMOS 輸出對 1。具有類似 LVDS/LP-HCSL 或 2 個 LVCMOS 輸出的可編程驅(qū)動器。
OUT1_N	21	O
OUT2_P	18	O	類似 LVDS/LP-HCSL 輸出對 2。具有類似 LVDS/LP-HCSL 輸出的可編程驅(qū)動器。
OUT2_N	17	O	類似 LVDS/LP-HCSL 輸出對 2。具有類似 LVDS/LP-HCSL 輸出的可編程驅(qū)動器。
OUT3_P	14	O	類似 LVDS/LP-HCSL 輸出對 3。具有類似 LVDS/LP-HCSL 輸出的可編程驅(qū)動器。
OUT3_N	13	O	類似 LVDS/LP-HCSL 輸出對 3。具有類似 LVDS/LP-HCSL 輸出的可編程驅(qū)動器。
OUT4_P	10	O	類似 LVDS/LP-HCSL/LVCMOS 輸出對 4。具有類似 LVDS/LP-HCSL 或 2 個 LVCMOS 輸出的可編程驅(qū)動器。
OUT4_N	9	O
數(shù)字控制/接口
GPIO1	20	I/O	狀態(tài)輸出或 GPIO1 輸入。
GPIO4	11	I/O	狀態(tài)輸出或 GPIO4 輸入。
PDN	8	I、R_PU	器件斷電/復(fù)位（低電平有效）或 SYNCN。弱上拉電阻器。R_PU = 50kΩ。在輸出模式下禁用上拉電阻器。
SDA/GPIO2	19	I/O	I²C 串行數(shù)據(jù)（雙向，開漏）或 GPIO2 輸入。在 I²C 模式下需要一個連接到 VDD_REF 的外部上拉電阻器。I²C 地址從片上 EEPROM 初始化。失效防護(hù)輸入。
SCL/GPIO3	12	I	I²C 串行時鐘或 GPIO3 輸入。在 I²C 模式下需要一個連接到 VDD_REF 的外部上拉電阻器。失效防護(hù)輸入。

(1) 類型：

G = 接地
P = 電源
I = 輸入
I/O = 輸入/輸出
O = 輸出
I、RPUPD = 帶阻性上拉和下拉的輸入
I、RPU = 帶阻性上拉的輸入
I/O、RPU = 帶阻性上拉的輸入/輸出