ZHCSPP4B June 2022 – February 2025 ADC12QJ1600-SP
PRODUCTION DATA
ADC12QJ1600-SP 是一款四通道、12 位、1.6GSPS 模數(shù)轉(zhuǎn)換器 (ADC)。該器件經(jīng)過優(yōu)化實(shí)現(xiàn)了低功耗，同時(shí)還能保持高采樣率和高性能。由于具有功耗、采樣率和 12 位分辨率等方面的組合優(yōu)勢，所以該器件非常適用于光檢測和測距（激光雷達(dá)）系統(tǒng)。高通道密度和寬輸入帶寬也使得該器件成為多通道示波器和數(shù)字轉(zhuǎn)換器以及小型電子戰(zhàn)系統(tǒng)的理想選擇。
該器件具有緩沖輸入，全功率輸入帶寬 (-3dB) 為 6GHz。該器件能夠?qū)?L 頻帶 (1-2GHz) 和 S 頻帶 (2-4GHz) 進(jìn)行直接射頻采樣，因此適用于電子戰(zhàn)系統(tǒng)和衛(wèi)星通信設(shè)備（高達(dá) 4GHz）。
該器件中包含許多時(shí)鐘功能，可放寬系統(tǒng)時(shí)序要求并簡化系統(tǒng)架構(gòu)。該器件配備帶集成壓控振蕩器 (VCO) 的內(nèi)部鎖相環(huán) (PLL)，可從低頻參考生成采樣時(shí)鐘，因此無需使用外部高頻時(shí)鐘發(fā)生器。低頻 PLL 參考還放寬了 SYSREF 時(shí)序參考的時(shí)序要求，從而實(shí)現(xiàn)確定性延遲和多器件同步?？梢岳@過內(nèi)部 PLL，以便直接將高頻采樣時(shí)鐘發(fā)送到器件以獲得最佳性能。SYSREF 窗口化功能通過直接測量和調(diào)整器件內(nèi)部的 SYSREF 延遲，放寬了 SYSREF 的建立和保持要求，而無需滿足外部時(shí)序要求。PLL 參考時(shí)鐘可從器件輸出，為數(shù)字邏輯 FPGA 或 ASIC 或相鄰器件提供時(shí)鐘，從而無需使用外部時(shí)鐘緩沖器和分配器件。兩個(gè)額外的 CMOS 輸出可以發(fā)送 PLL 參考時(shí)鐘的副本或分頻副本，為系統(tǒng)中的額外器件提供時(shí)鐘。第四個(gè)時(shí)鐘輸出可以為 FPGA 或 ASIC 中的收發(fā)器塊輸出串行器/解串器參考時(shí)鐘，以提供完整的系統(tǒng)時(shí)鐘解決方案。時(shí)間戳輸入可用于通過外部觸發(fā)器來標(biāo)記特定樣本。時(shí)間戳通過 JESD204C 接口輸出，用于標(biāo)記 FPGA 或 ASIC 中的樣本。也可以選擇從器件（而不是串行器/解串器參考時(shí)鐘）輸出時(shí)間戳信號(hào)，從而將重定時(shí)觸發(fā)器復(fù)制到其他器件（如激光二極管的脈沖驅(qū)動(dòng)器）。
JESD204C 串行接口通過增加每個(gè)通道的串行器/解串器比特率來減少所需的通道數(shù)，從而減少印刷電路板 (PCB) 的布線量，最終縮小系統(tǒng)尺寸。JESD204C 接口模式支持二至八個(gè)通道和高達(dá) 17.16Gbps 的串行器/解串器波特率，使每個(gè)應(yīng)用都能選擇最佳配置。8B 和 10B 以及 64B 和 66B 數(shù)據(jù)編碼選項(xiàng)均可用。8B 和 10B 編碼模式向后兼容 JESD204B 接收器，而 64B 和 66B 編碼模式則通過減少鏈路開銷來提高效率。