ZHCAC48 February   2023 TLC6C5748-Q1

1.   摘要
2.   商標
3. 1引言
4. 2低 EMI 的設計注意事項
   1. 2.1 設計注意事項概述
   2. 2.2 詳細的注意事項
      1. 2.2.1 頂層架構(gòu)
      2. 2.2.2 高頻信號
         1. 2.2.2.1  原始設置
         2. 2.2.2.2  3.3V I/O 電壓，而非 5V
         3. 2.2.2.3  為具有展頻的 GSCLK 使用獨立 OSC
         4. 2.2.2.4  不在 GSCLK 上使用緩沖器
         5. 2.2.2.5  在 GSCLK 上使用緩沖器
         6. 2.2.2.6  降低信號頻率
         7. 2.2.2.7  放置和 PCB 布局
         8. 2.2.2.8  ESD 增強
         9. 2.2.2.9  演示和測試結(jié)果
         10. 2.2.2.10 基準測試結(jié)果
5. 3總結(jié)
6. 4參考文獻