ZHCSYC2A May 2025 – September 2025 TXE8116-Q1 , TXE8124-Q1
ADVANCE INFORMATION
TXE81XX-Q1 器件采用 SPI 接口設(shè)置器件配置、運(yùn)行參數(shù)和讀取診斷信息。SPI 協(xié)議使用三個輸入和一個輸出:串行時鐘 (SCLK)、低電平有效芯片選擇 (CS)、串行數(shù)據(jù)輸入 (SDI) 和串行數(shù)據(jù)輸出 (SDO)。在時鐘脈沖和數(shù)據(jù)進(jìn)入器件之前,必須將 CS 驅(qū)動為低電平。當(dāng) CS 為高電平時,器件將忽略 SCLK 和 SDI 上的所有活動。
TXE81XX-Q1 器件支持 SPI 模式 0(CPOL = 0,CPHA = 0)??臻e時,時鐘 (SCLK) 為低電平。數(shù)據(jù)會在 SCLK 的上升沿進(jìn)行采樣,并在下降沿改變。
除了具有獨(dú)立芯片選擇的 SPI 總線外,TXE81XX-Q1 還支持菊花鏈配置。該配置允許多個外設(shè)串聯(lián),一個器件的輸出饋入為下一個器件的輸入。菊花鏈的優(yōu)勢在于可減少 CS 線路數(shù)量,整個鏈路僅需一條 CS 線。在每個時鐘周期內(nèi),數(shù)據(jù)通過鏈中的所有器件移位。