ZHCSUF1D January 2024 – July 2025 TPS7H3014-SEP , TPS7H3014-SP
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 器件選項(xiàng)
- 5 引腳配置和功能
- 6 規(guī)格
- 7 參數(shù)測(cè)量信息
- 8 詳細(xì)說明
- 9 應(yīng)用和實(shí)施
- 10器件和文檔支持
- 11修訂歷史記錄
- 12機(jī)械、封裝和可訂購信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- HFT|22
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購信息
8.3.4.1 DLY_TMR
TPS7H3014 具有可調(diào)節(jié)時(shí)間延遲。DLY_TMR 引腳和 GND 之間連接的單個(gè)電阻器將對(duì)延遲進(jìn)行編程。對(duì)于 268μs 至 23.63ms 的延遲，可能的電阻器 (RDLY) 值相應(yīng)介于 10.5kΩ 和 1.18MΩ 之間。在定序上電期間，在受監(jiān)控的電壓超過“接通”電壓 (VOUTx > VONx) 后，此延遲會(huì)使 ENx+1、SEQ_DONE 和 PWRGD 在用戶編程的時(shí)間內(nèi)保持在低電平。在定序下電期間，在受監(jiān)控電壓超過“關(guān)斷”電壓 (VOUTx < VOFFx) 后，ENx–1 和 SEQ_DONE 在編程的延遲時(shí)間內(nèi)保持高電平。
注： 在定序下電期間，PWRGD 在 VDOWN < VTH_DOWN 后立即變?yōu)榈碗娖健?/div>
圖 8-9 RDLY_TMR 與 tDLY_TMR 間從 0.268ms 至 12.5ms 的關(guān)系
圖 8-10 RDLY_TMR 與 tDLY_TMR 間從 12.5ms 至 23.37ms 的關(guān)系
如果系統(tǒng)首選無延遲，則可以將引腳 (DLY_TMR) 保持懸空。當(dāng)首選無延遲時(shí)，在定序上電期間，在 VOUTx 超過 VONx 和 ENx+1 變?yōu)楦唠娖街g，會(huì)觀察到 6.5μs（最大值）的固有傳播延遲。當(dāng) VOUTx 超過 VOFFx 且 ENx–1 被強(qiáng)制為低電平時(shí)，在定序下電期間也會(huì)觀察到傳播延遲。SEQ_DONE 和 PWRGD 在定序上電期間 VOUT4 > VON4 時(shí)也具有此傳播延遲。在定序下電期間，當(dāng) VOUT1 < VOFF1 時(shí)，SEQ_DONE 將在傳播延遲后變?yōu)榈碗娖?，而?dāng)命令定序下電時(shí)，PWRGD 將在傳播延遲后變?yōu)榈碗娖健?a xmlns:opentopic="http://www.idiominc.com/opentopic" class="xref" href="GUID-3B961E30-6AA8-490D-BF30-3C4D7FEB2259.html#GUID-A68A1D97-D08B-4D89-A8D4-0915EDD2BB25">圖 8-8 以藍(lán)色顯示傳播延遲（tpd_ENx、tpd_SEQ_DONE、tpd_PWRGD），以橙色顯示編程延遲 (tDLY_TMR)。DLY_TMR 電阻器可以使用 方程式 15 或 方程式 16 來選擇。圖 8-9 和 圖 8-10 顯示了 DLY_TMR 電阻器和延遲時(shí)間之間的線性趨勢(shì)。
如果 tDLY_TMR 介于 0.268ms 和 12.5ms 之間，請(qǐng)使用：
方程式 15.
如果 tDLY_TMR 大于 12.5ms，請(qǐng)使用：
方程式 16.
表 8-1 顯示了不同延遲時(shí)間的標(biāo)稱電阻器值。
表 8-1 典型 DLY_TMR 電阻器
| tDLY_TMR (ms) | RDLY_TMR (kΩ) |
|---|---|
| 0.268 | 10.5 |
| 12.5 | 619 |
| 23.37 | 1180 |
圖 8-9 RDLY_TMR 與 tDLY_TMR 間從 0.268ms 至 12.5ms 的關(guān)系圖 8-10 RDLY_TMR 與 tDLY_TMR 間從 12.5ms 至 23.37ms 的關(guān)系