ZHCSUX0A January 2025 – April 2025
PRODUCTION DATA
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
- DDA|8
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- DDA|8
訂購信息
7.1.1 壓降電壓
壓降電壓 (VDO) 定義為導通晶體管完全導通時 VIN – VOUT 之差。VIN 是輸入電壓，VOUT 是輸出電壓。當輸入電壓下降到誤差放大器將導通晶體管的柵極驅(qū)動至電源軌時，就會出現(xiàn)這種情況。在這種情況下，控制環(huán)路沒有剩余的工作余量。在該運行點，導通晶體管驅(qū)動為完全導通。壓降電壓直接指定器件保持穩(wěn)定輸出電壓所需的最小 VIN?VOUT 差值。如果輸入電壓降至低于標稱輸出調(diào)節(jié)，輸出電壓也會下降，減少掉壓降電壓 (VDO)。
在壓降模式下，不再調(diào)節(jié)輸出電壓，瞬態(tài)性能會嚴重下降。該器件會丟失 PSRR，并且負載瞬態(tài)可能會導致較大的輸出電壓偏差。
對于 CMOS 穩(wěn)壓器，壓降電壓由導通晶體管的漏源導通狀態(tài)電阻 (RDS(ON)) 決定。因此，如果線性穩(wěn)壓器的工作電流小于最大額定輸出電流 (IRATED)，該電流的壓降電壓會相應地變化。建議運行條件 表中列出了 IRATED。以下公式用于計算器件的 RDS(ON)。
方程式 3. 