ZHCSM19D September 2019 – June 2024 TPS54J060
PRODUCTION DATA
當通過 EN 禁用該器件時,它將啟用輸出電壓放電模式。該模式強制高側(cè)和低側(cè) FET 鎖閉,并會導通從 SW 到 PGND 之間連接的大約 80Ω 的放電 FET 以使輸出電壓放電。一旦 FB 電壓降至 100mV 以下,便會將內(nèi)部 LDO 和放電 FET 均關(guān)斷。
輸出電壓放電模式由以下任一故障事件激活:
在離開上述任何狀態(tài)后,放電 FET 將保持導通狀態(tài) 128μs。