基本的 PCB 電路板布局布線需要將敏感信號(hào)與電源路徑分離。為了在設(shè)計(jì)良好的電路板中獲得良好的性能，必須遵循以下檢查清單。

• 為 IN、OUT 和 V_BUS 電容器使用大容量電容器和較小且串聯(lián)阻抗較低的陶瓷電容器的組合。將較小的電容器放置在更靠近 IC 的位置，以便為高 di/dt 開關(guān)電流提供低阻抗路徑。
• 請(qǐng)參閱表 9-1，了解建議的 C_IN 值。為盡可能減小降壓模式下運(yùn)行時(shí)輸入開關(guān)電流的環(huán)路面積，將輸入旁路電容器 C_IN 和 C_{IN_HF} 盡可能靠近 IN 和 PGND 引腳放置。C_{IN_HF} 電容器必須盡可能靠近，請(qǐng)參閱圖 9-4。IN 和 PGND 引腳在封裝中橫向貫穿，強(qiáng)烈建議將 C_IN 和 C_{IN_HF} 分開布置，以便在兩側(cè)均可放置電容器。
• 為盡可能減小升壓模式下運(yùn)行時(shí)輸出開關(guān)電流的環(huán)路面積，將輸出濾波電容器 C_OUT 和 C_{OUT_HF} 盡可能靠近 OUT 和 PGND 引腳放置。請(qǐng)參閱表 9-1，了解建議的 C_OUT 和 C_{OUT_HF} 值。
• 放置電流檢測(cè)電阻器和濾波器元件。R_SNS、R_CSP、R_CSN 和 C_FLT。將電流檢測(cè)信號(hào)的濾波電容器盡可能靠近 IC CSP 和 CSN/BUS 放置。在 R_SNS 之間（通過 CSP 和 CSN 電阻器）以及與 CSP 和 CSN/BUS 引腳之間使用開爾文連接，以免在電流檢測(cè)放大器中產(chǎn)生失調(diào)電壓。避免跨越 SW1 和 SW2 節(jié)點(diǎn)等有噪聲的區(qū)域。表 9-2 中的建議值提供了一個(gè)良好的起點(diǎn)，但可能需要一些微調(diào)以滿足 PPS 電流限制精度要求。當(dāng)偏離建議值時(shí)，R_CSP 不得大于 10Ω。R_CSN 必須為 0Ω。CFLT 不能大于 0.33μF。
• 將 C_BUS 放置在 R_SNS 和 USB Type-C 連接器之間。請(qǐng)參閱表 9-1，了解建議的 C_BUS 值。
• 將 C_IN、C_OUT 和 C_BUS 接地連接盡可能靠近 IC 放置，并在多個(gè)層上使用較寬的接地線和/或平面。
• 應(yīng)盡量減小 SW1 和 SW2 環(huán)路區(qū)域，因?yàn)樗鼈兪歉?dv/dt 節(jié)點(diǎn)。
• 將 LDO_5V 旁路電容器 C_5V 和 C_{5V_HF} 放置在 LDO_5V 和 PGND 引腳之間靠近 IC 引腳的位置。通常使用 4.7μF 和 0.1μF 的陶瓷電容器。LDO_5V 為 LDO_3V3 和 LDO_1V5 以及低側(cè)降壓和升壓 MOSFET 供電。
• 將 LDO_3V3 旁路電容器 C_3V3 和 C_{3V3_HF} 放置在 LDO_3V3 和 AGND 引腳之間靠近 IC 引腳的位置。通常使用 4.7μF 和 0.1μF 的陶瓷電容器。LDO_3V3 為模擬 IO 電路供電。
• 將 LDO_1V5 旁路電容器 C_1V5 和 C_{1V5_HF} 放置在 LDO_1V5 和 AGND 引腳之間靠近 IC 引腳的位置。通常使用 4.7μF 和 0.1μF 的陶瓷電容器。LDO_3V3 為 Cortex M0 和數(shù)字電路供電。
• 將 BOOT1 自舉電容器靠近 IC 放置，并直接連接到 BOOT1 與 SW1 引腳。為了緩解 EMI，可以添加一個(gè)串聯(lián)電阻器 R_BOOT1。
• 將 BOOT2 自舉電容器靠近 IC 放置，并直接連接到 BOOT2 與 SW2 引腳。為了緩解 EMI，可以添加一個(gè)串聯(lián)電阻器 R_BOOT2。
• 使用靠近 IC 的低 ESR 陶瓷電容器 C_TVSP 將 TVSP 引腳旁路至 PGND。通常使用 0.1μF 的陶瓷電容器。必須在靠近 C_TVSP 的位置添加并聯(lián)的 R_{TVSP_DAMP} 和 C_{TVSP_DAMP}。建議值為 10Ω 和 0.47μF。
• 小心地分離電源路徑和信號(hào)路徑，以便沒有電源或開關(guān)電流流過 AGND 連接，因?yàn)檫@些電流可能會(huì)損壞 USB PD 調(diào)制解調(diào)器或 GPIO 信號(hào)。PGND 和 AGND 布線可以連接在 AGND 引腳附近。
• USB 數(shù)據(jù)線、DP 和 DM 必須在 IC 引腳和 USB 連接器之間進(jìn)行差分布線。阻抗控制基于 PCB 堆疊結(jié)構(gòu)。建議采用 90Ω 差分阻抗。使用較少的過孔和拐角進(jìn)行 DP 和 DM USB 信號(hào)布線可減少信號(hào)反射和阻抗變化。當(dāng)必須使用過孔時(shí)，增加其周邊的間隙尺寸以降低其電容。每一過孔均為信號(hào)傳輸線引入了非連續(xù)性，并增加了電路板其他層的干擾幾率。在設(shè)計(jì)雙絞線上的測(cè)試點(diǎn)時(shí)須小心；不推薦穿孔引腳的方式。當(dāng)需要 90° 拐彎時(shí)，應(yīng)進(jìn)行兩次 45° 拐彎或使用弧形來代替單次 90° 拐彎，這樣可以更大限度減少阻抗不連續(xù)性，進(jìn)而減少信號(hào)布線上的反射。避免因高速 USB 信號(hào)上的殘樁而引起信號(hào)的反射。如果殘樁無法避免，請(qǐng)確保長度在 200mm 以下。
• CC 線必須使用 10mil 布線，以確保可以通過 VCONN 獲得所需的電流來支持帶電的 Type-C 電纜。有關(guān) VCONN 的更多信息，請(qǐng)參閱 Type-C 規(guī)范。對(duì)于 330pF CC 電容器 GND 引腳，盡可能使用 16mil 線寬。
• 可以使用 8mil 或 10mil 線寬的布線在頂層或底層扇出 GPIO 信號(hào)。