ZHCSGV9I June 2017 – August 2021 TLV6741 , TLV6742
PRODUCTION DATA
TLV674xS 器件具有 SHDN 引腳，可禁用運(yùn)算放大器，將其置于低功耗待機(jī)模式。在該模式下，運(yùn)算放大器消耗的電流通常低于 1μA。SHDN 引腳為低電平有效，這意味著當(dāng) SHDN 引腳的輸入為有效邏輯低電平時(shí)啟用關(guān)斷模式。
SHDN 引腳以運(yùn)算放大器的負(fù)電源電壓為基準(zhǔn)。關(guān)斷功能的閾值為負(fù)電源軌以上 800mV 左右（典型值）。開(kāi)關(guān)閾值中包含了遲滯，以確保順暢的開(kāi)關(guān)特性。為了確保最佳的關(guān)斷行為，應(yīng)通過(guò)有效邏輯信號(hào)驅(qū)動(dòng) SHDN 引腳。有效邏輯低電平被定義為 V– 和 V– + 0.2V 之間的電壓。有效邏輯高電平被定義為 V– + 1.2 V 和 V+ 之間的電壓。關(guān)斷引腳必須連接到有效的高電壓或低電壓或者被驅(qū)動(dòng)，而不是處于開(kāi)路狀態(tài)。沒(méi)有用于啟用放大器的內(nèi)部上拉電阻。
SHDN 引腳為高阻抗 CMOS 輸入。雙通道運(yùn)算放大器版本是獨(dú)立控制的，而四通道運(yùn)算放大器版本是采用邏輯輸入成對(duì)控制的。對(duì)于電池供電的應(yīng)用，這種特性可用于大幅降低平均電流并延長(zhǎng)電池使用壽命。所有通道全部關(guān)斷時(shí)，啟用時(shí)間為 15μs；禁用時(shí)間為 3μs。禁用時(shí)，輸出呈現(xiàn)高阻抗?fàn)顟B(tài)。該架構(gòu)支持將 TLV674xS 作為門(mén)控放大器使用（或?qū)⑵骷敵鰪?fù)用到公共模擬輸出總線上）。關(guān)斷時(shí)間 (tOFF) 取決于負(fù)載條件，并隨負(fù)載電阻的增加而增加。為了確保在特定的關(guān)斷時(shí)間內(nèi)關(guān)斷（禁用），指定的 10kΩ 負(fù)載需加載到中間電源 (VS/2)。如果在沒(méi)有負(fù)載的情況下使用 TLV674xS，則所需的關(guān)斷時(shí)間會(huì)顯著增加。