TLV2711 的設(shè)計(jì)旨在比以往的 CMOS 軌到軌輸出器件提供更好的灌電流和拉電流性能。該器件在 V _DD = 3V 和 V_DD = 5V 條件下，最大靜態(tài) I_DD 為 25μA，灌電流為 500μA，拉電流為 250μA。這些規(guī)格提供了大于 90% 的電源效率。

驅(qū)動(dòng)重直流負(fù)載（如 10kΩ）時(shí)，壓擺條件下的正邊沿會(huì)出現(xiàn)一些失真；另請(qǐng)參閱 圖 5-23。這種情況受三個(gè)因素的影響：

• 負(fù)載基準(zhǔn)點(diǎn)的位置。當(dāng)負(fù)載以任一電源軌為基準(zhǔn)時(shí)，不會(huì)發(fā)生這種情況。僅當(dāng)輸出信號(hào)擺動(dòng)通過負(fù)載基準(zhǔn)點(diǎn)時(shí)才會(huì)發(fā)生失真。圖 5-24 說明了兩個(gè) 10kΩ 負(fù)載的情況。第一個(gè)負(fù)載情況顯示將 10kΩ 負(fù)載連接到 2.5V 會(huì)出現(xiàn)失真。第三個(gè)負(fù)載情況顯示將 10kΩ 負(fù)載連接到 0V 時(shí)沒有失真。
• 負(fù)載電阻。負(fù)載電阻越大，輸出端的失真越小。圖 5-24 說明了 10kΩ 負(fù)載和 100kΩ 負(fù)載均連接到 2.5V 時(shí)輸出端的差異。
• 輸入信號(hào)邊沿速率。對(duì)于階躍輸入，較快的輸入邊沿速率比較慢的輸入邊沿速率會(huì)導(dǎo)致更大的失真。