輸入端口寄存器（寄存器 0 和 1）反映引腳的輸入邏輯電平，無論配置寄存器將引腳定義為輸入還是輸出。輸入端口寄存器為只讀。寫入這些寄存器不產(chǎn)生影響。默認(rèn)值 (X) 由外部應(yīng)用的邏輯電平?jīng)Q定。在執(zhí)行讀取操作之前，系統(tǒng)將連同命令字節(jié)發(fā)送寫入傳輸，以指示 I²C 器件接下來將訪問輸入端口寄存器。

輸出端口寄存器（寄存器 2 和 3）顯示由配置寄存器定義為輸出的引腳的輸出邏輯電平。這些寄存器中的位值對(duì)定義為輸入的引腳沒有影響。反過來，從這些寄存器讀取的值反映了控制輸出選擇的觸發(fā)器中的值，而不是實(shí)際的引腳值。

極性反轉(zhuǎn)寄存器（寄存器 4 和 5）允許對(duì)配置寄存器定義為輸入的引腳進(jìn)行極性反轉(zhuǎn)。如果對(duì)這些寄存器中的某個(gè)位進(jìn)行設(shè)置（寫入 1），則相應(yīng)端口引腳的極性會(huì)反轉(zhuǎn)。如果這些寄存器中的某個(gè)位被清除（寫入 0），則相應(yīng)端口引腳的原始極性會(huì)保留。

配置寄存器（寄存器 6 和 7）配置 I/O 引腳的方向。如果這些寄存器中的某個(gè)位設(shè)置為 1，則相應(yīng)端口引腳被啟用為具有高阻抗輸出驅(qū)動(dòng)器的輸入。如果這些寄存器中的某個(gè)位被清除為 0，則相應(yīng)端口引腳被啟用為輸出。將端口從輸入配置更改為輸出配置將導(dǎo)致與該端口關(guān)聯(lián)的任何中斷被清除。

輸出驅(qū)動(dòng)強(qiáng)度寄存器控制 P 端口 GPIO 緩沖器的輸出驅(qū)動(dòng)電平。每個(gè) GPIO 都可以通過兩個(gè)寄存器控制位獨(dú)立地配置為所需的輸出電流電平。例如，端口 P07 由寄存器 41（第 7 位和第 6 位）控制，端口 P06 由寄存器 41（第 5 位和第 4 位）控制等。GPIO 的輸出驅(qū)動(dòng)電平編程為 00b = 0.25x 驅(qū)動(dòng)強(qiáng)度、01b = 0.5x 驅(qū)動(dòng)強(qiáng)度、10b = 0.75x 驅(qū)動(dòng)強(qiáng)度或 11b = 1x，以實(shí)現(xiàn)全驅(qū)動(dòng)強(qiáng)度能力。請(qǐng)參閱第 9.2 節(jié)以了解更多詳細(xì)信息。

輸入鎖存寄存器啟用和禁用 P 端口 GPIO 引腳的輸入鎖存功能。這些寄存器僅在引腳配置為輸入端口時(shí)有效。當(dāng)輸入鎖存寄存器位為 0 時(shí)，不鎖存相應(yīng)的輸入引腳狀態(tài)。相應(yīng)輸入引腳的狀態(tài)變化會(huì)產(chǎn)生中斷。讀取輸入寄存器會(huì)清除中斷。如果在讀取輸入端口寄存器之前輸入返回到其初始邏輯狀態(tài)，則中斷被清除。

將輸入鎖存寄存器位設(shè)置為 1 時(shí)，會(huì)鎖存相應(yīng)的輸入引腳狀態(tài)。輸入狀態(tài)的變化會(huì)產(chǎn)生一個(gè)中斷，輸入邏輯值被加載到輸入端口寄存器（寄存器 0 和 1）的相應(yīng)位中。讀取輸入端口寄存器會(huì)清除中斷。但是，如果輸入引腳在讀取輸入端口寄存器之前返回其初始邏輯狀態(tài)，則不會(huì)清除中斷，并且輸入端口寄存器的相應(yīng)位會(huì)保持引發(fā)中斷的邏輯值。

例如，如果 P04 輸入處于邏輯 0 狀態(tài)，然后轉(zhuǎn)換為邏輯 1 狀態(tài)，再返回邏輯 0 狀態(tài)，則輸入端口 0 寄存器將捕獲此更改并生成中斷（如果未屏蔽）。當(dāng)對(duì)輸入端口 0 寄存器執(zhí)行讀取操作時(shí)，假設(shè)沒有其他輸入發(fā)生變化，中斷將被清除，并且輸入端口 0 寄存器的第 4 位將讀取“1”。輸入端口寄存器第 4 位的下一次讀取現(xiàn)在應(yīng)讀取“0”。

當(dāng)非鎖存輸入與鎖存輸入同時(shí)切換狀態(tài)，然后返回其原始狀態(tài)時(shí)，中斷保持激活。輸入寄存器的讀取只反映了鎖存輸入狀態(tài)的變化，同時(shí)也清除了中斷。如果輸入鎖存寄存器從鎖存配置變?yōu)榉擎i存配置，并且輸入邏輯值恢復(fù)到其原始狀態(tài)，中斷將被清除。

如果輸入引腳從鎖存輸入變?yōu)榉擎i存輸入，則從輸入端口寄存器讀取會(huì)反映當(dāng)前端口邏輯電平。如果輸入引腳從非鎖存輸入變?yōu)殒i存輸入，則從輸入寄存器讀取會(huì)反映鎖存邏輯電平。

上拉/下拉使能寄存器允許用戶啟用或禁用 GPIO 引腳上的上拉/下拉電阻器。將該位設(shè)置為邏輯 1 可以選擇上拉/下拉電阻。將該位設(shè)置為邏輯 0 會(huì)斷開上拉/下拉電阻與 GPIO 引腳的連接。當(dāng) GPIO 引腳配置為輸出時(shí)，電阻器將被禁用。使用上拉/下拉選擇寄存器來選擇上拉或下拉電阻。

上拉/下拉選擇寄存器允許用戶通過編程相應(yīng)的寄存器位來配置每個(gè) GPIO，以具有上拉或下拉電阻。將某個(gè)位設(shè)置為邏輯 1 會(huì)為該 GPIO 引腳選擇一個(gè) 100kΩ 的上拉電阻。將某個(gè)位設(shè)置為邏輯 0 會(huì)為該 GPIO 引腳選擇一個(gè) 100kΩ 的下拉電阻。如果通過寄存器 46 和 47 禁用上拉/下拉功能，則寫入這些寄存器不會(huì)對(duì) GPIO 引腳產(chǎn)生影響。

上電時(shí)，中斷屏蔽寄存器默認(rèn)為邏輯 1，在系統(tǒng)啟動(dòng)期間禁用中斷?？梢酝ㄟ^將相應(yīng)的屏蔽位設(shè)置為邏輯 0 來啟用中斷。

如果輸入改變了狀態(tài)，并且中斷屏蔽寄存器中的相應(yīng)位設(shè)置為 1，則屏蔽中斷并且不斷言中斷引腳。如果中斷屏蔽寄存器中的相應(yīng)位設(shè)置為 0，將斷言中斷引腳。

當(dāng)輸入改變了狀態(tài)，并且產(chǎn)生的中斷被屏蔽時(shí)，將中斷屏蔽寄存器位設(shè)置為 0 會(huì)導(dǎo)致中斷引腳被斷言。如果當(dāng)前已經(jīng)是中斷源的輸入的中斷屏蔽位設(shè)置為 1，將解除斷言中斷引腳。

中斷狀態(tài)寄存器是用于標(biāo)識(shí)中斷源的只讀寄存器。讀取時(shí)，邏輯 1 表示相應(yīng)的輸入引腳是中斷源。邏輯 0 表示輸入引腳不是中斷源。當(dāng)中斷屏蔽寄存器中的相應(yīng)位設(shè)置為 1（已屏蔽）時(shí)，中斷狀態(tài)位將返回邏輯 0。

輸出端口配置寄存器選擇按端口推挽或開漏 I/O 級(jí)。邏輯 0 會(huì)將 I/O 配置為推挽式（Q1 和 Q2 處于活動(dòng)狀態(tài)，請(qǐng)參閱圖 8-2）。邏輯 1 將 I/O 配置為開漏（Q1 被禁用，Q2 處于活動(dòng)狀態(tài)），建議的命令序列是在配置寄存器（06 和 07）將端口引腳設(shè)置為輸出之前，對(duì)該寄存器 (4F) 進(jìn)行編程。

ODEN0 配置端口 0X，ODEN1 配置端口 1X。