ZHCSRP9A June 2024 – September 2024 LMR36503E-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 器件比較表
- 5 引腳配置和功能
- 6 規(guī)格
-
7 詳細(xì)說(shuō)明
- 7.1 概述
- 7.2 功能方框圖
- 7.3 特性說(shuō)明
- 7.4 器件功能模式
- 8 應(yīng)用和實(shí)施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RPE|9
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購(gòu)信息
7.3.4 電源正常輸出運(yùn)行
每當(dāng)輸出電壓超出調(diào)節(jié)范圍時(shí)，便可使用 LMR36503E-Q1 的 PG 引腳的電源正常功能來(lái)復(fù)位系統(tǒng)微處理器。該開漏輸出在電流限值和熱關(guān)斷等器件故障條件下以及正常啟動(dòng)期間保持低電平。干擾濾波器可防止在輸出電壓的短時(shí)偏移（例如在線路和負(fù)載瞬態(tài)期間）時(shí)出現(xiàn)錯(cuò)誤標(biāo)志。持續(xù)時(shí)間少于 tRESET_FILTER 的輸出電壓偏移不會(huì)觸發(fā)電源正常標(biāo)志。通過(guò)參考圖 7-8，可以更好地理解電源正常運(yùn)行。表 7-3 提供了 PGOOD 運(yùn)行的更詳細(xì)的細(xì)目列表。此處，VPG-UV 被定義為 VOUT-Reg（目標(biāo)穩(wěn)壓輸出電壓）的 PG-UV 調(diào)節(jié)版本，VPG-HYS 被定義為 VOUT-Reg 的 PG-HYS 調(diào)節(jié)版本，其中 PG-UV 和 PG-HYS 都列在節(jié) 6.5 中。在初始上電期間，從觸發(fā) VEN-VOUT 到電源正常標(biāo)志為高電平之間的總延遲為 5ms（典型值）。該延遲僅在器件啟動(dòng)期間發(fā)生，在電源正常功能的任何其他正常運(yùn)行期間不會(huì)發(fā)生。當(dāng) EN 拉低時(shí)，電源正常標(biāo)志輸出也被強(qiáng)制為低電平。在 EN 為低電平時(shí)，只要輸入電壓 VPG-VALID ≥ 1V（典型值），電源正常輸出就保持有效。
電源正常輸出方案包含一個(gè)開漏 N 溝道 MOSFET，需要一個(gè)外部上拉電阻連接到合適的邏輯電源。還可以根據(jù)需要通過(guò)適當(dāng)?shù)碾娮杵鲗㈦娫凑］敵龇桨干侠?VCC 或 VOUT。如果不需要此功能，PGOOD 引腳可以保持開路或接地。將流入該引腳的電流限制為 ≤ 4mA。
圖 7-8 電源正常運(yùn)行（不包括 OV 事件）| 故障條件啟動(dòng) | 故障條件結(jié)束（在此之后，必須經(jīng)過(guò) tPGOOD_ACT 才能釋放 PGOOD 輸出） |
|---|---|
| VOUT < VPG-UV 且 t > tRESET_FILTER | 穩(wěn)壓輸出電壓： VPG-UV + VPG-HYS < VOUT < VPG-OV – VPG-HYS |
| VOUT > VPG-OV 且 t > tRESET_FILTER | 穩(wěn)壓輸出電壓 |
| TJ > TSD-R | TJ < TSD-F 且穩(wěn)壓輸出電壓 |
| EN < VEN-VOUT – VEN-HYST | EN > VEN-VOUT 且穩(wěn)壓輸出電壓 |
| VCC < VCC-UVLO – VCC-UVLO-HYST | VCC > VCC-UVLO 且穩(wěn)壓輸出電壓 |