ZHCSXG9A September 2024 – March 2025 DRV81620-Q1
PRODUCTION DATA
該輸入引腳為內(nèi)部移位寄存器計(jì)時(shí)。串行輸入 (SDI) 在 SCLK 的下降沿將數(shù)據(jù)傳輸?shù)揭莆患拇嫫?,而串行輸?(SDO) 在串行時(shí)鐘的上升沿將診斷信息移出。每當(dāng)芯片選擇 nSCS 進(jìn)行任何轉(zhuǎn)換時(shí),SCLK 引腳都必須處于邏輯低電平狀態(tài),否則可能無(wú)法接受命令。