ZHCSY52A September 2024 – March 2025 DRV81242-Q1
PRODUCTION DATA
在未設(shè)置跛行回家條件且需要驅(qū)動(dòng)部分或全部負(fù)載時(shí)，工作模式是器件的正常運(yùn)行模式。VDD 和 VM 的電壓電平會(huì)影響行為，如表 7-5 所述。器件電流消耗由 IVDD_ACT 和 IVM_ACT指定（整個(gè)器件為 IACT）。
當(dāng) nSLEEP 引腳設(shè)置為邏輯高電平且一個(gè)輸入引腳設(shè)置為邏輯高電平或一個(gè) ENx 位設(shè)置為 1b 時(shí)，器件進(jìn)入工作模式
即使寄存器 MAP0 和 MAP1 均設(shè)置為 00H，但一個(gè)輸入引腳 INx 設(shè)置為邏輯高電平，器件也將進(jìn)入工作模式。