ZHCSX43 September 2024 DDS39RF10 , DDS39RFS10
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 器件比較
- 5 引腳配置和功能
- 6 規(guī)格
- 7 詳細說明
- 8 應用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機械、封裝和可訂購信息
封裝選項
機械數(shù)據(jù) (封裝 | 引腳)
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
訂購信息
8.4.1 布局指南和示例
在 PC 板設計過程中，需要特別注意許多關鍵信號連接：
- DAC 模擬輸出信號
- 采樣時鐘
- 串行器/解串器 (JESD204x) 數(shù)據(jù)輸入
- 電源
- 電源和接地策略
在開發(fā)高速 PCB 設計時，需要考量許多注意事項。如果要進行高速 PCB 設計，可以參考以下建議和示例圖：
- 盡可能在串行器/解串器輸入上使用松散耦合的 100Ω 差分布線進行布線。這種布線可更大限度地降低角和長度匹配蛇形對線對阻抗的影響。
- 提供足夠的線對間距以更大限度地減少串擾，尤其是在松散耦合差分布線情況下。當無法提供足夠的間距時，緊密耦合的差分布線可用于降低自輻射噪聲或提高相鄰布線的抗噪性。
- 提供足夠的接地平面覆銅間距，更大限度地減少與高速布線的耦合。任何接地平面覆銅都必須有足夠的過孔連接到電路板的主接地平面。請勿使用懸空或接地不良的覆銅。
- 使用平滑的輻射角并避免 45 或 90 度彎曲，以減少模擬和數(shù)字信號布線的所有高速輸入/輸出上的阻抗不匹配。詳情請參考圖 8-23。
圖 8-23 高速信號布線旁邊的半徑角和拼接過孔 - 在元件著陸墊（例如 SMA 連接器、平衡-非平衡變壓器等）上引入所需的任何接地平面開孔，以避免這些位置的阻抗不連續(xù)。在這些著陸墊下方的一個或多個接地平面上進行開孔，以實現(xiàn)焊盤尺寸或層疊高度，從而實現(xiàn)所需的 50Ω 單端阻抗。詳情請參考圖 8-24 和圖 8-25。
圖 8-24 平衡-非平衡變壓器和 Bias-T 引腳下方的接地開孔
圖 8-25 SMA 連接器中心引腳下方的接地開孔 - 避免在基準接地平面中的不平順處附近布線。不平順處包括與電源和信號過孔以及通孔器件引線相關的接地平面或接地層間隙的切割處。
- 在由布線傳輸?shù)淖畲箢l率 (λ/4) 決定的適當間距下，提供與任何高速信號相鄰的對稱接地連接拼接過孔。詳情請參考圖 8-23。
- 當高速信號必須使用過孔轉換到另一層時，應盡可能遠地穿過電路板（最好是從上到下），以更大限度地減少過孔頂部或底部的過孔殘樁。如果層選擇不靈活，請使用背鉆或埋入式盲孔來消除殘樁。在各層之間轉換時，務必使兩個接地過孔（“回路過孔”）靠近關鍵的高速信號布線過孔放置，就近形成接地回路。詳情請參考圖 8-26 和圖 8-27。
圖 8-26 高速時鐘的回路過孔
圖 8-27 時鐘發(fā)生器附近的高速時鐘的回路過孔 - 請?zhí)貏e注意 JESD204x 數(shù)據(jù)輸入路由和模擬輸出路由之間的潛在耦合。JESD204x 輸入的開關噪聲可耦合到模擬輸出布線中，并由于 DAC 的高帶寬而顯示為寬帶噪聲。盡可能將串行器/解串器 JESD204x 數(shù)據(jù)輸入從 DAC 輸出布線布置在單獨的層上，以避免噪聲耦合，詳情請參考圖 8-28 和圖 8-29。
圖 8-28 具有地線填充隔離的串行器/解串器頂層布線
圖 8-29 具有接地隔離的串行器/解串器底層布線 - 減小時鐘振幅會降低 DAC 噪聲性能，因此請確保時鐘信號具有足夠的驅動強度，尤其是對于高頻。為了避免這種情況，如果使用無源平衡-非平衡變壓器來驅動或連接轉換器的采樣時鐘引腳，則應使時鐘源靠近 DAC。如果布線長度超過幾英寸，則可能需要在 DAC 采樣時鐘輸入引腳處進行阻抗匹配。
圖 8-30 第 3 層的電源平面布局
圖 8-31 第 5 層的電源平面布局
圖 8-32 第 12 層的電源平面布局
圖 8-33 第 14 層的電源平面布局此外，對于所有高速 PCB 設計，TI 建議遵循以下有關 PCB 制造的一般注意事項：
- 對 PCB 堆疊中的任何關鍵信號層使用高質量電介質材料。通常，頂層和底層最關鍵，更多的電路板公司可以混合使用高質量和標準質量的電介質，即混合堆疊方式。
- 如有必要，可使用多個電源層為轉換器提供可靠的電力輸送系統(tǒng)。
- 在 PCB 內使用多個接地、電源、接地層堆棧，以便在 PCB 內開發(fā)高頻去耦，建議這些層為 4mil 或更小。
- 使用實心接地平面，不要分割接地平面或對其“開槽”，以形成模擬與數(shù)字接地隔柵或分頻器，來避免損害。