ZHCST16 September 2023 AMC131M01
PRODUCTION DATA
| 最小值 | 最大值 | 單位 | ||
|---|---|---|---|---|
| 3.0V ≤ DVDD ≤ 5.5V | ||||
| tw(CLL) | 脈沖持續(xù)時間，CLKIN 低電平 | 49 | ns | |
| tw(CLH) | 脈沖持續(xù)時間，CLKIN 高電平 | 49 | ns | |
| tc(SC) | SCLK 周期 | 40 | ns | |
| tw(SCL) | 脈沖持續(xù)時間，SCLK 為低電平 | 20 | ns | |
| tw(SCH) | 脈沖持續(xù)時間，SCLK 為高電平 | 20 | ns | |
| td(CSSC) | 延時時間，CS 下降沿后的第一個 SCLK 上升沿 | 16 | ns | |
| td(SCCS) | 延時時間，最后一個 SCLK 下降沿后的 CS 上升沿 | 10 | ns | |
| tw(CSH) | 脈沖持續(xù)時間，CS 為高電平 | 15 | ns | |
| tsu(DI) | 建立時間，SCLK 下降沿前的 DIN 有效 | 5 | ns | |
| th(DI) | 保持時間，DIN 在 SCLK 下降沿后有效 | 8 | ns | |
| tw(SYL) | 脈沖持續(xù)時間，SYNC/RESET 低電平以進行同步 | 1 | 2047 | tCLKIN |
| tw(RSL) | 脈沖持續(xù)時間，SYNC/RESET 低電平以生成器件復(fù)位 | 2048 | tCLKIN | |
| tsu(SY) | 建立時間，CLKIN 下降邊沿前的 SYNC/RESET 有效 | 10 | ns | |