數(shù)據(jù)表
UCC57148-Q1
- 符合汽車應(yīng)用要求
- 符合 AEC-Q100 標(biāo)準(zhǔn)
- 器件溫度 1 級(jí)
- 典型 3A 灌電流,3A 拉電流輸出
- -250mV 過(guò)流保護(hù) (OCP) 閾值
- 單引腳用于故障輸出和使能
- 可編程故障清除時(shí)間和過(guò)流檢測(cè)響應(yīng)時(shí)間
- 絕對(duì)最大 VDD 電壓:30V
- 可實(shí)現(xiàn)偏置靈活性的嚴(yán)格 UVLO 閾值
- 傳播延遲典型值為 26ns
- 具有 180°C 時(shí)熱關(guān)斷功能的自保護(hù)驅(qū)動(dòng)器
- 采用 2.9mm x 1.6mm SOT-23 封裝
- 工作結(jié)溫范圍:–40°C 至 150°C
UCC5714x-Q1 是一款單通道、高性能、低側(cè)柵極驅(qū)動(dòng)器,能夠有效地驅(qū)動(dòng) MOSFET、IGBT 和 SiC 電源開關(guān)。UCC5714x-Q1 的典型峰值驅(qū)動(dòng)強(qiáng)度為 3A。
UCC5714x-Q1 通過(guò) OCP 引腳提供過(guò)流保護(hù)。當(dāng)在 OCP 引腳上檢測(cè)到過(guò)流信號(hào)時(shí),內(nèi)部電路將下拉 EN/FLT 引腳以報(bào)告故障并強(qiáng)制 OUT 置為低電平。在驅(qū)動(dòng)器正常運(yùn)行期間,EN/FLT 引腳上需要外部上拉電路。將 EN/FLT 引腳拉至低電平會(huì)禁用驅(qū)動(dòng)器。EN/FLT 引腳還會(huì)報(bào)告 VDD 上的欠壓鎖定 (UVLO) 故障和過(guò)熱故障。UCC5714x-Q1 為 SiC 和 IGBT 應(yīng)用提供 8V 和 12V UVLO 選項(xiàng)。
技術(shù)文檔
未找到結(jié)果。請(qǐng)清除搜索并重試。
查看全部 1 | 類型 | 標(biāo)題 | 下載最新的英語(yǔ)版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數(shù)據(jù)表 | UCC5714x-Q1 適用于汽車應(yīng)用且具有過(guò)流保護(hù)功能的高速、低側(cè)柵極驅(qū)動(dòng)器 數(shù)據(jù)表 (Rev. A) | PDF | HTML | 英語(yǔ)版 (Rev.A) | PDF | HTML | 2025年 11月 10日 |
設(shè)計(jì)和開發(fā)
如需其他信息或資源,請(qǐng)點(diǎn)擊以下任一標(biāo)題進(jìn)入詳情頁(yè)面查看(如有)。
評(píng)估板
UCC57142EVM — UCC57142 評(píng)估模塊
UCC57142EVM 主要用于評(píng)估 UCC57142 的功能。此 EVM 可以針對(duì)容性負(fù)載或具有 TO-220 封裝的功率器件評(píng)估這款驅(qū)動(dòng)器的性能。UCC57142EVM 評(píng)估板支持通過(guò)表面貼裝測(cè)試點(diǎn)連接到各種測(cè)試點(diǎn)(例如 IN、EN/FLT、OCP 和 OUT)。UCC57142EVM 可通過(guò)跳線支持不同的 UCC57142 型號(hào)。通過(guò)對(duì)電路板進(jìn)行改造,UCC57142EVM 還與 DBV 封裝中的其他柵極驅(qū)動(dòng)器兼容。
計(jì)算工具
UCC5714x Schematic Review Template
模擬工具
PSPICE-FOR-TI — PSpice? for TI 設(shè)計(jì)和仿真工具
PSpice? for TI 可提供幫助評(píng)估模擬電路功能的設(shè)計(jì)和仿真環(huán)境。此功能齊全的設(shè)計(jì)和仿真套件使用 Cadence? 的模擬分析引擎。PSpice for TI 可免費(fèi)使用,包括業(yè)內(nèi)超大的模型庫(kù)之一,涵蓋我們的模擬和電源產(chǎn)品系列以及精選的模擬行為模型。
借助?PSpice for TI 的設(shè)計(jì)和仿真環(huán)境及其內(nèi)置的模型庫(kù),您可對(duì)復(fù)雜的混合信號(hào)設(shè)計(jì)進(jìn)行仿真。創(chuàng)建完整的終端設(shè)備設(shè)計(jì)和原型解決方案,然后再進(jìn)行布局和制造,可縮短產(chǎn)品上市時(shí)間并降低開發(fā)成本。?
在?PSpice for TI 設(shè)計(jì)和仿真工具中,您可以搜索 TI (...)
借助?PSpice for TI 的設(shè)計(jì)和仿真環(huán)境及其內(nèi)置的模型庫(kù),您可對(duì)復(fù)雜的混合信號(hào)設(shè)計(jì)進(jìn)行仿真。創(chuàng)建完整的終端設(shè)備設(shè)計(jì)和原型解決方案,然后再進(jìn)行布局和制造,可縮短產(chǎn)品上市時(shí)間并降低開發(fā)成本。?
在?PSpice for TI 設(shè)計(jì)和仿真工具中,您可以搜索 TI (...)
| 封裝 | 引腳 | CAD 符號(hào)、封裝和 3D 模型 |
|---|---|---|
| SOT-23 (DBV) | 6 | Ultra Librarian |
訂購(gòu)和質(zhì)量
包含信息:
- RoHS
- REACH
- 器件標(biāo)識(shí)
- 引腳鍍層/焊球材料
- MSL 等級(jí)/回流焊峰值溫度
- MTBF/時(shí)基故障估算
- 材料成分
- 鑒定摘要
- 持續(xù)可靠性監(jiān)測(cè)
包含信息:
- 制造廠地點(diǎn)
- 封裝廠地點(diǎn)