SN74HC273

正在供貨

具有清零功能的八路 D 類觸發(fā)器

產(chǎn)品詳情

Number of channels 8 Technology family HC Supply voltage (min) (V) 2 Supply voltage (max) (V) 6 Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 28 IOL (max) (mA) 5.2 IOH (max) (mA) -5.2 Supply current (max) (μA) 80 Features Balanced outputs, High speed (tpd 10-50ns), Positive input clamp diode Operating temperature range (°C) -40 to 85 Rating Catalog
Number of channels 8 Technology family HC Supply voltage (min) (V) 2 Supply voltage (max) (V) 6 Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 28 IOL (max) (mA) 5.2 IOH (max) (mA) -5.2 Supply current (max) (μA) 80 Features Balanced outputs, High speed (tpd 10-50ns), Positive input clamp diode Operating temperature range (°C) -40 to 85 Rating Catalog
PDIP (N) 20 228.702 mm2 24.33 x 9.4 SOIC (DW) 20 131.84 mm2 12.8 x 10.3 SOP (NS) 20 98.28 mm2 12.6 x 7.8 SSOP (DB) 20 56.16 mm2 7.2 x 7.8 TSSOP (PW) 20 41.6 mm2 6.5 x 6.4
  • 2V 至 6V 的寬工作電壓范圍
  • 輸出可驅(qū)動(dòng)多達(dá) 10 個(gè) LSTTL 負(fù)載
  • 低功耗，ICC 最大值為 80μA
  • tpd典型值 = 12 ns
  • ±4 mA 輸出驅(qū)動(dòng)（在 5V 時(shí)）
  • 低輸入電流，上限值為 1μA
  • 包含 8 個(gè)具有單軌輸出的觸發(fā)器
  • 直接清零輸入
  • 為每個(gè)觸發(fā)器提供單獨(dú)的數(shù)據(jù)輸入
  • 對(duì)于符合 MIL-PRF-38535 標(biāo)準(zhǔn)的產(chǎn)品， 所有參數(shù)均經(jīng)過(guò)測(cè)試，除非另外注明。對(duì)于所有其他產(chǎn)品，生產(chǎn)流程不一定包含對(duì)所有參數(shù)的測(cè)試。
  • 2V 至 6V 的寬工作電壓范圍
  • 輸出可驅(qū)動(dòng)多達(dá) 10 個(gè) LSTTL 負(fù)載
  • 低功耗，ICC 最大值為 80μA
  • tpd典型值 = 12 ns
  • ±4 mA 輸出驅(qū)動(dòng)（在 5V 時(shí)）
  • 低輸入電流，上限值為 1μA
  • 包含 8 個(gè)具有單軌輸出的觸發(fā)器
  • 直接清零輸入
  • 為每個(gè)觸發(fā)器提供單獨(dú)的數(shù)據(jù)輸入
  • 對(duì)于符合 MIL-PRF-38535 標(biāo)準(zhǔn)的產(chǎn)品， 所有參數(shù)均經(jīng)過(guò)測(cè)試，除非另外注明。對(duì)于所有其他產(chǎn)品，生產(chǎn)流程不一定包含對(duì)所有參數(shù)的測(cè)試。

SNx4HC273 器件是具有直接低電平有效清零 (CLR) 輸入的正邊沿觸發(fā)式 D 類觸發(fā)器。

數(shù)據(jù) (D) 輸入上滿足設(shè)置時(shí)間要求的信息被發(fā)送到時(shí)鐘 (CLK) 脈沖正向邊沿上的 Q 輸出。時(shí)鐘觸發(fā)在一個(gè)特定電壓電平下發(fā)生，并且不與正向脈沖的轉(zhuǎn)換時(shí)間直接相關(guān)。當(dāng) CLK 處于高電平或低電平時(shí)，D 輸入對(duì)輸出無(wú)影響。

SNx4HC273 器件是具有直接低電平有效清零 (CLR) 輸入的正邊沿觸發(fā)式 D 類觸發(fā)器。

數(shù)據(jù) (D) 輸入上滿足設(shè)置時(shí)間要求的信息被發(fā)送到時(shí)鐘 (CLK) 脈沖正向邊沿上的 Q 輸出。時(shí)鐘觸發(fā)在一個(gè)特定電壓電平下發(fā)生，并且不與正向脈沖的轉(zhuǎn)換時(shí)間直接相關(guān)。當(dāng) CLK 處于高電平或低電平時(shí)，D 輸入對(duì)輸出無(wú)影響。
下載 觀看帶字幕的視頻 視頻

您可能感興趣的相似產(chǎn)品

功能與比較器件相同，但引腳排列有所不同
CD74HC374 正在供貨 具有三態(tài)輸出的高速 CMOS 邏輯八路上升沿 D 類觸發(fā)器 Voltage range (2V to 6V), average drive strength (8mA), average propagation delay (20ns)

技術(shù)文檔

star =有關(guān)此產(chǎn)品的 TI 精選熱門文檔
未找到結(jié)果。請(qǐng)清除搜索并重試。
查看全部 17
類型 標(biāo)題 下載最新的英語(yǔ)版本 日期
* 數(shù)據(jù)表 SNx4HC273 具有清零功能的八路 D 類觸發(fā)器 數(shù)據(jù)表 (Rev. F) PDF | HTML 英語(yǔ)版 (Rev.F) PDF | HTML 2022年 8月 24日
應(yīng)用手冊(cè) 慢速或浮點(diǎn) CMOS 輸入的影響 (Rev. E) PDF | HTML 英語(yǔ)版 (Rev.E) 2025年 3月 26日
應(yīng)用手冊(cè) Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022年 12月 15日
選擇指南 Logic Guide (Rev. AB) 2017年 6月 12日
應(yīng)用手冊(cè) Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
選擇指南 邏輯器件指南 2014 (Rev. AA) 最新英語(yǔ)版本 (Rev.AC) PDF | HTML 2014年 11月 17日
用戶指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
應(yīng)用手冊(cè) Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用戶指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
應(yīng)用手冊(cè) TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
應(yīng)用手冊(cè) CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
應(yīng)用手冊(cè) 使用邏輯器件進(jìn)行設(shè)計(jì) (Rev. C) 1997年 6月 1日
應(yīng)用手冊(cè) Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
應(yīng)用手冊(cè) Live Insertion 1996年 10月 1日
應(yīng)用手冊(cè) SN54/74HCT CMOS Logic Family Applications and Restrictions 1996年 5月 1日
應(yīng)用手冊(cè) Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc 1996年 4月 1日
選擇指南 Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

設(shè)計(jì)和開(kāi)發(fā)

如需其他信息或資源，請(qǐng)點(diǎn)擊以下任一標(biāo)題進(jìn)入詳情頁(yè)面查看（如有）。

評(píng)估板

14-24-LOGIC-EVM — 采用 14 引腳至 24 引腳 D、DB、DGV、DW、DYY、NS 和 PW 封裝的邏輯產(chǎn)品通用評(píng)估模塊

14-24-LOGIC-EVM 評(píng)估模塊 (EVM) 設(shè)計(jì)用于支持采用 14 引腳至 24 引腳 D、DW、DB、NS、PW、DYY 或 DGV 封裝的任何邏輯器件。

用戶指南: PDF | HTML
英語(yǔ)版 (Rev.B): PDF | HTML
TI.com 上無(wú)現(xiàn)貨
封裝 引腳 CAD 符號(hào)、封裝和 3D 模型
PDIP (N) 20 Ultra Librarian
SOIC (DW) 20 Ultra Librarian
SOP (NS) 20 Ultra Librarian
SSOP (DB) 20 Ultra Librarian
TSSOP (PW) 20 Ultra Librarian

訂購(gòu)和質(zhì)量

包含信息：
  • RoHS
  • REACH
  • 器件標(biāo)識(shí)
  • 引腳鍍層/焊球材料
  • MSL 等級(jí)/回流焊峰值溫度
  • MTBF/時(shí)基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測(cè)
包含信息：
  • 制造廠地點(diǎn)
  • 封裝廠地點(diǎn)

支持和培訓(xùn)

可獲得 TI 工程師技術(shù)支持的 TI E2E? 論壇

所有內(nèi)容均由 TI 和社區(qū)貢獻(xiàn)者按“原樣”提供，并不構(gòu)成 TI 規(guī)范。請(qǐng)參閱使用條款。

如果您對(duì)質(zhì)量、包裝或訂購(gòu) TI 產(chǎn)品有疑問(wèn)，請(qǐng)參閱 TI 支持。??????????????

視頻