CD74HC374

正在供貨

具有三態(tài)輸出的高速 CMOS 邏輯八路上升沿 D 類觸發(fā)器

產(chǎn)品詳情

Number of channels 8 Technology family HC Supply voltage (min) (V) 2 Supply voltage (max) (V) 6 Input type Standard CMOS Output type 3-State Clock frequency (max) (MHz) 24 IOL (max) (mA) 7.8 IOH (max) (mA) -7.8 Supply current (max) (μA) 80 Features Balanced outputs, High speed (tpd 10-50ns), Positive input clamp diode Operating temperature range (°C) -55 to 125 Rating Catalog
Number of channels 8 Technology family HC Supply voltage (min) (V) 2 Supply voltage (max) (V) 6 Input type Standard CMOS Output type 3-State Clock frequency (max) (MHz) 24 IOL (max) (mA) 7.8 IOH (max) (mA) -7.8 Supply current (max) (μA) 80 Features Balanced outputs, High speed (tpd 10-50ns), Positive input clamp diode Operating temperature range (°C) -55 to 125 Rating Catalog
PDIP (N) 20 228.702 mm2 24.33 x 9.4 SOIC (DW) 20 131.84 mm2 12.8 x 10.3
  • 緩沖輸入
  • 通用三態(tài)輸出使能控制
  • 三態(tài)輸出
  • 總線驅動能力
  • 當 VCC = 5V，CL = 15pF, TA = 25℃ 時的傳播延遲典型值（時鐘到 Q）= 15ns
  • 扇出（在溫度范圍內）
    • 標準輸出：10 個 LSTTL 負載
    • 總線驅動器輸出：15 個 LSTTL 負載
  • 寬工作溫度范圍：–55℃ 至 125℃
  • 平衡的傳播延遲及轉換時間
  • 與 LSTTL 邏輯 IC 相比，功耗顯著降低
  • HC 類型
    • 2V 至 6V 工作電壓
    • 高抗噪性：當 VCC = 5V 時，NIL = 30%，NIH = VCC 的 30%
  • HCT 類型
    • 4.5V 至 5.5V 工作電壓
    • 直接 LSTTL 輸入邏輯兼容性， VIL = 0.8V（最大值），VIH = 2V（最小值）
    • CMOS 輸入兼容性，當電壓為 VOL、VOH 時，II ≤ 1μA
  • 緩沖輸入
  • 通用三態(tài)輸出使能控制
  • 三態(tài)輸出
  • 總線驅動能力
  • 當 VCC = 5V，CL = 15pF, TA = 25℃ 時的傳播延遲典型值（時鐘到 Q）= 15ns
  • 扇出（在溫度范圍內）
    • 標準輸出：10 個 LSTTL 負載
    • 總線驅動器輸出：15 個 LSTTL 負載
  • 寬工作溫度范圍：–55℃ 至 125℃
  • 平衡的傳播延遲及轉換時間
  • 與 LSTTL 邏輯 IC 相比，功耗顯著降低
  • HC 類型
    • 2V 至 6V 工作電壓
    • 高抗噪性：當 VCC = 5V 時，NIL = 30%，NIH = VCC 的 30%
  • HCT 類型
    • 4.5V 至 5.5V 工作電壓
    • 直接 LSTTL 輸入邏輯兼容性， VIL = 0.8V（最大值），VIH = 2V（最小值）
    • CMOS 輸入兼容性，當電壓為 VOL、VOH 時，II ≤ 1μA
下載 觀看帶字幕的視頻 視頻

技術文檔

star =有關此產(chǎn)品的 TI 精選熱門文檔
未找到結果。請清除搜索并重試。
查看全部 17
類型 標題 下載最新的英語版本 日期
* 數(shù)據(jù)表 CDx4HC374 三態(tài)正邊沿觸發(fā)式高速 CMOS 邏輯八路 D 型觸發(fā)器 數(shù)據(jù)表 (Rev. E) PDF | HTML 英語版 (Rev.E) PDF | HTML 2022年 10月 27日
應用手冊 慢速或浮點 CMOS 輸入的影響 (Rev. E) PDF | HTML 英語版 (Rev.E) 2025年 3月 26日
應用手冊 Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022年 12月 15日
選擇指南 Logic Guide (Rev. AB) 2017年 6月 12日
應用手冊 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
選擇指南 邏輯器件指南 2014 (Rev. AA) 最新英語版本 (Rev.AC) PDF | HTML 2014年 11月 17日
用戶指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
應用手冊 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用戶指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
應用手冊 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
應用手冊 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
應用手冊 使用邏輯器件進行設計 (Rev. C) 1997年 6月 1日
應用手冊 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
應用手冊 Live Insertion 1996年 10月 1日
應用手冊 SN54/74HCT CMOS Logic Family Applications and Restrictions 1996年 5月 1日
應用手冊 Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc 1996年 4月 1日
選擇指南 Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

設計和開發(fā)

如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。

評估板

14-24-LOGIC-EVM — 采用 14 引腳至 24 引腳 D、DB、DGV、DW、DYY、NS 和 PW 封裝的邏輯產(chǎn)品通用評估模塊

14-24-LOGIC-EVM 評估模塊 (EVM) 設計用于支持采用 14 引腳至 24 引腳 D、DW、DB、NS、PW、DYY 或 DGV 封裝的任何邏輯器件。

用戶指南: PDF | HTML
英語版 (Rev.B): PDF | HTML
TI.com 上無現(xiàn)貨
封裝 引腳 CAD 符號、封裝和 3D 模型
PDIP (N) 20 Ultra Librarian
SOIC (DW) 20 Ultra Librarian

訂購和質量

包含信息：
  • RoHS
  • REACH
  • 器件標識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測
包含信息：
  • 制造廠地點
  • 封裝廠地點

支持和培訓

視頻