產(chǎn)品詳情

Function Clock generator Number of outputs 10 Output frequency (max) (MHz) 1500 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVCMOS, LVPECL Output type LVCMOS, LVDS, LVPECL Operating temperature range (°C) -40 to 85 Features Integrated EEPROM, Programmable phase offset Rating Catalog
Function Clock generator Number of outputs 10 Output frequency (max) (MHz) 1500 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVCMOS, LVPECL Output type LVCMOS, LVDS, LVPECL Operating temperature range (°C) -40 to 85 Features Integrated EEPROM, Programmable phase offset Rating Catalog
VQFN (RGC) 64 81 mm2 9 x 9
  • High Performance LVPECL, LVDS, LVCMOS PLL Clock Synchronizer
  • Two Reference Clock Inputs (Primary and Secondary Clock) for Redundancy
    Support with Manual or Automatic Selection
  • Accepts Two Differential Input (LVPECL or LVDS) References up to 500MHz
    (or Two LVCMOS Inputs up to 250MHz) as PLL Reference
  • VCXO_IN Clock is Synchronized to One of Two Reference Clocks
  • VCXO_IN Frequencies up to 1.5GHz (LVPECL)
    800MHz for LVDS and
    250MHz for LVCMOS Level Signaling
  • Outputs Can be a Combination of LVPECL, LVDS, and LVCMOS
    (Up to 10 Differential LVPECL or LVDS Outputs or up to
    20 LVCMOS Outputs), Output 9 can be Converted to an
    Auxiliary Input as a 2nd VC(X)O.
  • Output Divider is Selectable to Divide by 1, 2, 3, 4, 5, 6, 8, 10,
    12, 16, 18, 20, 24, 28, 30, 32, 36, 40, 42, 48, 50, 56, 60, 64, 70,
    or 80 On Each Output Individually up to Eight Dividers. (Except for
    Output 0 and 9, Output 0 Follows Output 1 Divider and Output 9
    Follows Output 8 Divider)
  • SPI Controllable Device Setting
  • Individual Output Enable Control via SPI Interface
  • Integrated On-Chip Non-Volatile Memory (EEPROM) to Store Settings
    without the Need to Apply High Voltage to the Device
  • Optional Configuration Pins to Select Between Two Default Settings
    Stored in EEPROM
  • Efficient Jitter Cleaning from Low PLL Loop Bandwidth
  • Very Low Phase Noise PLL Core
  • Programmable Phase Offset (Input Reference to Outputs)
  • Wide Charge-Pump Current Range From 200μA to 3mA
  • Presets Charge-Pump to VCC_CP/2 for Fast Center-Frequency
    Setting of VC(X)O, Controlled Via the SPI Bus
  • SERDES Startup Mode (Depending on VCXO Range)
  • Auxiliary Input: Output 9 can Serve as 2nd VCXO Input to Drive
    All Outputs or to Serve as PLL Feedback Signal
  • RESET or HOLD Input Pin to Serve as Reset or Hold Functions
  • REFERENCE SELECT for Manual Select Between Primary and Secondary
    Reference Clocks
  • POWER DOWN (PD) to Put Device in Standby Mode
  • Analog and Digital PLL Lock Indicator
  • Internally Generated VBB Bias Voltages for Single-Ended Input Signals
  • Frequency Hold-Over Mode Activated by HOLD Pin or SPI Bus to Improve
    Fail-Safe Operation
  • Input to All Outputs Skew Control
  • Individual Skew Control for Each Output with Each Output Divider
  • Packaged in a QFN-64 Package
  • ESD Protection Exceeds 2kV HBM
  • Industrial Temperature Range of –40°C to 85°
  • High Performance LVPECL, LVDS, LVCMOS PLL Clock Synchronizer
  • Two Reference Clock Inputs (Primary and Secondary Clock) for Redundancy
    Support with Manual or Automatic Selection
  • Accepts Two Differential Input (LVPECL or LVDS) References up to 500MHz
    (or Two LVCMOS Inputs up to 250MHz) as PLL Reference
  • VCXO_IN Clock is Synchronized to One of Two Reference Clocks
  • VCXO_IN Frequencies up to 1.5GHz (LVPECL)
    800MHz for LVDS and
    250MHz for LVCMOS Level Signaling
  • Outputs Can be a Combination of LVPECL, LVDS, and LVCMOS
    (Up to 10 Differential LVPECL or LVDS Outputs or up to
    20 LVCMOS Outputs), Output 9 can be Converted to an
    Auxiliary Input as a 2nd VC(X)O.
  • Output Divider is Selectable to Divide by 1, 2, 3, 4, 5, 6, 8, 10,
    12, 16, 18, 20, 24, 28, 30, 32, 36, 40, 42, 48, 50, 56, 60, 64, 70,
    or 80 On Each Output Individually up to Eight Dividers. (Except for
    Output 0 and 9, Output 0 Follows Output 1 Divider and Output 9
    Follows Output 8 Divider)
  • SPI Controllable Device Setting
  • Individual Output Enable Control via SPI Interface
  • Integrated On-Chip Non-Volatile Memory (EEPROM) to Store Settings
    without the Need to Apply High Voltage to the Device
  • Optional Configuration Pins to Select Between Two Default Settings
    Stored in EEPROM
  • Efficient Jitter Cleaning from Low PLL Loop Bandwidth
  • Very Low Phase Noise PLL Core
  • Programmable Phase Offset (Input Reference to Outputs)
  • Wide Charge-Pump Current Range From 200μA to 3mA
  • Presets Charge-Pump to VCC_CP/2 for Fast Center-Frequency
    Setting of VC(X)O, Controlled Via the SPI Bus
  • SERDES Startup Mode (Depending on VCXO Range)
  • Auxiliary Input: Output 9 can Serve as 2nd VCXO Input to Drive
    All Outputs or to Serve as PLL Feedback Signal
  • RESET or HOLD Input Pin to Serve as Reset or Hold Functions
  • REFERENCE SELECT for Manual Select Between Primary and Secondary
    Reference Clocks
  • POWER DOWN (PD) to Put Device in Standby Mode
  • Analog and Digital PLL Lock Indicator
  • Internally Generated VBB Bias Voltages for Single-Ended Input Signals
  • Frequency Hold-Over Mode Activated by HOLD Pin or SPI Bus to Improve
    Fail-Safe Operation
  • Input to All Outputs Skew Control
  • Individual Skew Control for Each Output with Each Output Divider
  • Packaged in a QFN-64 Package
  • ESD Protection Exceeds 2kV HBM
  • Industrial Temperature Range of –40°C to 85°

The CDCE72010 is a high-performance, low phase noise, and low skew clock synchronizer that synchronizes a VCXO (Voltage Controlled Crystal Oscillator) or VCO (Voltage Controlled Oscillator) frequency to one of two reference clocks. The clock path is fully programmable providing the user with a high degree of flexibility. The following relationship applies to the dividers:

Frequency (VCXO_IN or AUX_IN) / Frequency (PRI_REF or SEC_REF) = (P*N)/(R*M)

The VC(X)O_IN clock operates up to 1.5GHz through the selection of external VC(X)O and loop filter components. The PLL loop bandwidth and damping factor can be adjusted to meet different system requirements.

The CDCE72010 can lock to one of two reference clock inputs (PRI_REF and SEC_REF) and supports frequency hold-over mode for fail-safe and system redundancy. The outputs of the CDCE72010 are user definable and can be any combination of up to 10 LVPECL/LVDS outputs or up to 20 LVCMOS outputs. The built-in synchronization latches ensure that all outputs are synchronized for very low output skew.

All device settings, including output signaling, divider value selection, input selection, and many more, are programmable with the SPI (4-wire Serial Peripheral Interface). The SPI allows individual control of the device settings.

The device operates in a 3.3V environment and is characterized for operation from –40°C to +85°C.

The CDCE72010 is available in a 64-pin lead-free “green” plastic quad flatpack package with enhanced bottom thermal pad for heat dissipation. The Texas Instruments package designator is RGC (S-PQFP-N64).

The CDCE72010 is a high-performance, low phase noise, and low skew clock synchronizer that synchronizes a VCXO (Voltage Controlled Crystal Oscillator) or VCO (Voltage Controlled Oscillator) frequency to one of two reference clocks. The clock path is fully programmable providing the user with a high degree of flexibility. The following relationship applies to the dividers:

Frequency (VCXO_IN or AUX_IN) / Frequency (PRI_REF or SEC_REF) = (P*N)/(R*M)

The VC(X)O_IN clock operates up to 1.5GHz through the selection of external VC(X)O and loop filter components. The PLL loop bandwidth and damping factor can be adjusted to meet different system requirements.

The CDCE72010 can lock to one of two reference clock inputs (PRI_REF and SEC_REF) and supports frequency hold-over mode for fail-safe and system redundancy. The outputs of the CDCE72010 are user definable and can be any combination of up to 10 LVPECL/LVDS outputs or up to 20 LVCMOS outputs. The built-in synchronization latches ensure that all outputs are synchronized for very low output skew.

All device settings, including output signaling, divider value selection, input selection, and many more, are programmable with the SPI (4-wire Serial Peripheral Interface). The SPI allows individual control of the device settings.

The device operates in a 3.3V environment and is characterized for operation from –40°C to +85°C.

The CDCE72010 is available in a 64-pin lead-free “green” plastic quad flatpack package with enhanced bottom thermal pad for heat dissipation. The Texas Instruments package designator is RGC (S-PQFP-N64).

下載 觀(guān)看帶字幕的視頻 視頻

技術(shù)文檔

star =有關(guān)此產(chǎn)品的 TI 精選熱門(mén)文檔
未找到結(jié)果。請(qǐng)清除搜索并重試。
查看全部 17
類(lèi)型 標(biāo)題 下載最新的英語(yǔ)版本 日期
* 數(shù)據(jù)表 Ten Output High Performance Clock Synchronizer, Jitter Cleaner &Clock Distrib 數(shù)據(jù)表 (Rev. C) 2012年 1月 31日
模擬設(shè)計(jì)期刊 Q3 2009 Issue Analog Applications Journal 2018年 9月 24日
用戶(hù)指南 ADS42B4x - User's Guide (Rev. A) 2015年 1月 30日
EVM 用戶(hù)指南 AFE722xEVM User's Guide 2013年 2月 5日
應(yīng)用手冊(cè) 正確理解時(shí)鐘器件的抖動(dòng)性能 2013年 1月 16日
設(shè)計(jì)指南 適用于 Xilinx FPGA 的模擬器件 解決方案指南 2012年 4月 24日
應(yīng)用手冊(cè) 時(shí)鐘抖動(dòng)時(shí)域分析 第 3 部分 英語(yǔ)版 2011年 12月 2日
模擬設(shè)計(jì)期刊 模擬應(yīng)用期刊 2011 第三季度 英語(yǔ)版 2011年 12月 2日
用戶(hù)指南 TSW3725 Evaluation Module 2011年 10月 25日
模擬設(shè)計(jì)期刊 時(shí)鐘抖動(dòng)時(shí)域分析,第 2 部分 英語(yǔ)版 2011年 4月 5日
模擬設(shè)計(jì)期刊 4Q 2010 Issue Analog Applications Journal 2010年 11月 15日
應(yīng)用手冊(cè) 基于CDCE72010鎖相環(huán)電路穩(wěn)定性分析和仿真方法 2010年 8月 6日
模擬設(shè)計(jì)期刊 Impact of sampling-clock spurs on ADC performance 2009年 7月 14日
應(yīng)用手冊(cè) CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters 2008年 6月 8日
應(yīng)用手冊(cè) Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
應(yīng)用手冊(cè) Using the CDCE72010 as a Frequency Synthesizer 2008年 5月 31日
EVM 用戶(hù)指南 1.5-GHz Low-Phase Noise Clock Evaluation Board 2008年 5月 30日

設(shè)計(jì)和開(kāi)發(fā)

如需其他信息或資源,請(qǐng)點(diǎn)擊以下任一標(biāo)題進(jìn)入詳情頁(yè)面查看(如有)。

評(píng)估板

ADS4122EVM — ADS4122 評(píng)估模塊

ADS4122EVM 是能讓設(shè)計(jì)者評(píng)估德州儀器 (TI) ADS4122 器件(超低功耗 12 位 65 MSPS 模數(shù)轉(zhuǎn)換器)的電路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 輸出。EVM 提供了可在各種時(shí)鐘、輸入和電源條件下測(cè)試 ADS4122 的靈活環(huán)境。

ADS4122EVM 還包括德州儀器 (TI) 的新款 10 路輸出低抖動(dòng)時(shí)鐘同步器和抖動(dòng)消除器器件 - CDCE72010,它可用于驅(qū)動(dòng) ADS4122 的時(shí)鐘輸入。我們?yōu)橥獠?VCXO 和晶體帶通濾波器提供了開(kāi)放式插槽,允許對(duì)組合的高性能 ADC 與時(shí)鐘電路(相當(dāng)于最終的系統(tǒng)級(jí)解決方案)進(jìn)行快速評(píng)估。此外,還為 (...)

用戶(hù)指南: PDF | HTML
英語(yǔ)版 (Rev.D): PDF | HTML
TI.com 上無(wú)現(xiàn)貨
評(píng)估板

ADS4129EVM — ADS4129 評(píng)估模塊

ADS4129EVM 是能讓設(shè)計(jì)者評(píng)估德州儀器 (TI) ADS4129 器件(超低功耗 12 位 250MSPS 模數(shù)轉(zhuǎn)換器)性能的電路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 輸出。EVM 提供了可在各種時(shí)鐘、輸入和電源條件下測(cè)試 ADS4129 的靈活環(huán)境。

ADS4129EVM 還包括德州儀器 (TI) 的新款 10 路輸出低抖動(dòng)時(shí)鐘同步器和抖動(dòng)消除器器件 - CDCE72010,它可用于驅(qū)動(dòng) ADS4129 的時(shí)鐘輸入。我們?yōu)橥獠?VCXO 和晶體帶通濾波器提供了開(kāi)放式插槽,允許對(duì)組合的高性能 ADC (...)

用戶(hù)指南: PDF | HTML
英語(yǔ)版 (Rev.D): PDF | HTML
TI.com 上無(wú)現(xiàn)貨
評(píng)估板

ADS4142EVM — ADS4142 評(píng)估模塊

ADS4142EVM 是能讓設(shè)計(jì)者評(píng)估德州儀器 (TI) ADS4142 器件(超低功耗 14 位 65MSPS 模數(shù)轉(zhuǎn)換器)的電路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 輸出。EVM 提供了可在各種時(shí)鐘、輸入和電源條件下測(cè)試 ADS4142 的靈活環(huán)境。

ADS4142EVM 還包括德州儀器 (TI) 的新款 10 路輸出低抖動(dòng)時(shí)鐘同步器和抖動(dòng)消除器器件 - CDCE72010,它可用于驅(qū)動(dòng) ADS4142 的時(shí)鐘輸入。我們?yōu)橥獠?VCXO 和晶體帶通濾波器提供了開(kāi)放式插槽,允許對(duì)組合的高性能 ADC 與時(shí)鐘電路(相當(dāng)于最終的系統(tǒng)級(jí)解決方案)進(jìn)行快速評(píng)估。此外,還為 (...)

用戶(hù)指南: PDF | HTML
英語(yǔ)版 (Rev.D): PDF | HTML
TI.com 上無(wú)現(xiàn)貨
評(píng)估板

ADS41B25EVM — ADS41B25 評(píng)估模塊

ADS41B25EVM 是能讓設(shè)計(jì)者評(píng)估德州儀器 (TI) ADS41B25 器件(超低功耗 12 位 125MSPS 模數(shù)轉(zhuǎn)換器,帶集成高阻抗輸入緩沖器)的電路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 輸出。EVM 提供了可在各種時(shí)鐘、輸入和電源條件下測(cè)試 ADS41B25 的靈活環(huán)境。

ADS41B25EVM 還包括德州儀器 (TI) 的新款 10 路輸出低抖動(dòng)時(shí)鐘同步器和抖動(dòng)消除器器件 - CDCE72010,它可用于驅(qū)動(dòng) ADS41B25 的時(shí)鐘輸入。我們?yōu)橥獠?VCXO 和晶體帶通濾波器提供了開(kāi)放式插槽,允許對(duì)組合的高性能 ADC (...)

用戶(hù)指南: PDF | HTML
英語(yǔ)版 (Rev.D): PDF | HTML
TI.com 上無(wú)現(xiàn)貨
評(píng)估板

ADS41B29EVM — ADS41B29 評(píng)估模塊

ADS41B29EVM 是能讓設(shè)計(jì)者評(píng)估德州儀器 (TI) ADS41B29 器件(超低功耗 12 位 250MSPS 模數(shù)轉(zhuǎn)換器,帶集成高阻抗輸入緩沖器)的電路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 輸出。EVM 提供了可在各種時(shí)鐘、輸入和電源條件下測(cè)試 ADS41B29 的靈活環(huán)境。

ADS41B29EVM 還包括德州儀器 (TI) 的新款 10 路輸出低抖動(dòng)時(shí)鐘同步器和抖動(dòng)消除器器件 - CDCE72010,它可用于驅(qū)動(dòng) ADS41B29 的時(shí)鐘輸入。我們?yōu)橥獠?VCXO 和晶體帶通濾波器提供了開(kāi)放式插槽,允許對(duì)組合的高性能 ADC (...)

用戶(hù)指南: PDF | HTML
英語(yǔ)版 (Rev.D): PDF | HTML
TI.com 上無(wú)現(xiàn)貨
評(píng)估板

ADS4222EVM — ADS4222 評(píng)估模塊

  • The ADS4222EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments‘ ADS4222 device, an extremely low power dual channel 12-bit 65 MSPS analog to digital converter. The ADC features a configurable parallel DDR LVDS or CMOS outputs. The EVM provides a (...)
  • 用戶(hù)指南: PDF
    TI.com 上無(wú)現(xiàn)貨
    評(píng)估板

    ADS4225EVM — ADS4225 評(píng)估模塊

    ADS4225EVM 是可讓設(shè)計(jì)者評(píng)估德州儀器 (TI) ADS4225 器件(超低功耗 12 位 125MSPS 模數(shù)轉(zhuǎn)換器)的電路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 輸出。EVM 提供了可在各種時(shí)鐘、輸入和電源條件下測(cè)試 ADS4225 的靈活環(huán)境。

    ADS4225EVM 還包括德州儀器 (TI) 的新款 10 路輸出低抖動(dòng)時(shí)鐘同步器和抖動(dòng)消除器器件 - CDCE72010,它可用于驅(qū)動(dòng) ADS4225 的時(shí)鐘輸入。我們?yōu)橥獠?VCXO 和晶體帶通濾波器提供了開(kāi)放式插槽,允許對(duì)組合的高性能 ADC 與時(shí)鐘電路(相當(dāng)于最終的系統(tǒng)級(jí)解決方案)進(jìn)行快速評(píng)估。此外,還為 (...)

    用戶(hù)指南: PDF
    TI.com 上無(wú)現(xiàn)貨
    評(píng)估板

    ADS4229EVM — ADS4229 評(píng)估模塊

  • The ADS4229EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments‘ ADS4229 device, an extremely low power dual channel 12-bit 250 MSPS analog to digital converter. The ADC features a configurable parallel DDR LVDS or CMOS outputs. The EVM provides a (...)
  • 用戶(hù)指南: PDF
    TI.com 上無(wú)現(xiàn)貨
    評(píng)估板

    ADS4242EVM — ADS4245 評(píng)估模塊

    The ADS4242EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments‘ ADS4242 device, an extremely low power dual channel 14-bit 65 MSPS analog to digital converter. The ADC features a configurable parallel DDR LVDS or CMOS outputs. The EVM provides a (...)

    用戶(hù)指南: PDF
    TI.com 上無(wú)現(xiàn)貨
    評(píng)估板

    ADS4245EVM — ADS4245 評(píng)估模塊

    The ADS4245EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments‘ ADS4245 device, an extremely low power dual channel 14-bit 125 MSPS analog to digital converter. The ADC features a configurable parallel DDR LVDS or CMOS outputs. The EVM provides a (...)

    用戶(hù)指南: PDF
    TI.com 上無(wú)現(xiàn)貨
    評(píng)估板

    ADS4249EVM — ADS4249 評(píng)估模塊

    The ADS4249EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments‘ ADS4249 device, an extremely low power dual channel 14-bit 250 MSPS analog to digital converter. The ADC features a configurable parallel DDR LVDS or CMOS outputs. The EVM provides a (...)

    用戶(hù)指南: PDF
    TI.com 上無(wú)現(xiàn)貨
    評(píng)估板

    ADS5482EVM — ADS5482 16 位 105MSPS 模數(shù)轉(zhuǎn)換器評(píng)估模塊

    ADS5482EVM 是能讓設(shè)計(jì)者評(píng)估德州儀器 (TI) ADS5482 器件的電路板,該器件是一款具有 DDR LVDS 輸出的 16 位 105MSPS ADC。借助提供的邏輯分析器輸出板,可以使用 Agilent E5405A 或 Tektronix P6980 非接觸式探針直接采集 ADC LVDS 輸出。ADS5482EVM 還與 TI 的 TSW1400EVM 或 TSW1405EVM 高速 LVDS 評(píng)估和采集系統(tǒng)兼容,允許采集樣本并將其傳遞到 PC,以進(jìn)行快速分析和評(píng)估。

    ADS5482EVM 還包括德州儀器 (TI) 的新款 10 路輸出低抖動(dòng)時(shí)鐘同步器和抖動(dòng)消除器器件 - (...)

    用戶(hù)指南: PDF
    TI.com 上無(wú)現(xiàn)貨
    評(píng)估板

    ADS5484EVM — ADS5484 16 位 170MSPS 模數(shù)轉(zhuǎn)換器評(píng)估模塊

    ADS5484EVM 是能讓設(shè)計(jì)者評(píng)估德州儀器 (TI) ADS5484 器件的電路板,具有 DDR LVDS 輸出的 16 位 170 MSPS ADC。借助提供的邏輯分析器輸出板,可以使用 Agilent E5405A 或 Tektronix P6980 非接觸式探針直接采集 ADC LVDS 輸出。

    ADS5484EVM 還與 TI 的 TSW1200EVM 高速 LVDS 評(píng)估和采集系統(tǒng)兼容,允許采集樣片并將其傳遞到 PC,以進(jìn)行快速分析和評(píng)估。ADS5484EVM 還包括德州儀器 (TI) 的新款 10 路輸出低抖動(dòng)時(shí)鐘同步器和抖動(dòng)消除器器件 - (...)

    用戶(hù)指南: PDF
    TI.com 上無(wú)現(xiàn)貨
    評(píng)估板

    ADS58C28EVM — ADS58C28 評(píng)估模塊

    ADS58C28EVM 是能夠讓設(shè)計(jì)者評(píng)估德州儀器 (TI) ADS58C28 器件(采用 TI SNRBoost 技術(shù)的 11 位 200MSPS 雙通道模數(shù)轉(zhuǎn)換器)的電路板。ADC EVM 采用與 TI 的 TSW1200 數(shù)據(jù)采集卡兼容的 DDR LVDS 數(shù)據(jù)輸出,以便快速評(píng)估。EVM 提供了可在各種時(shí)鐘、輸入和電源條件下測(cè)試 ADS58C28 的靈活環(huán)境。

    該評(píng)估模塊針對(duì)轉(zhuǎn)換器的四個(gè)輸入都設(shè)計(jì)有背對(duì)背寬帶非平衡轉(zhuǎn)換器。這樣就可以將大范圍的單端輸入信號(hào)輸入任何 ADC 通道。ADS58C28EVM 還兼容 FMC-ADC-Adapter 和 HSMC-ADC-Bridge (...)

    用戶(hù)指南: PDF
    TI.com 上無(wú)現(xiàn)貨
    評(píng)估板

    DAC5688EVM — DAC5688 評(píng)估模塊

    DAC5688EVM 是一塊電路板,它允許設(shè)計(jì)人員評(píng)估具有寬帶 LVDS 數(shù)據(jù)輸入、集成 2x/4x/8x 內(nèi)插濾波器、32 位 NCO 和內(nèi)部參考電壓的德州儀器 (TI) 雙通道 16 位 800MSPS 數(shù)模轉(zhuǎn)換器 (DAC)。EVM 提供了可在各種時(shí)鐘、輸入條件下測(cè)試 DAC5688 的靈活環(huán)境。

    它能與 TSW3100 配合使用以執(zhí)行各種測(cè)試程序。TSW3100 生成了測(cè)試模式,該模式將通過(guò)單行速度可達(dá) 250MSPS 的雙路 CMOS 端口被饋送至 DAC5688。DAC5688EVM 具有可使 TSW3100 板與 DAC5688 同步的可編程時(shí)鐘芯片。

    用戶(hù)指南: PDF
    TI.com 上無(wú)現(xiàn)貨
    評(píng)估板

    TSW3085EVM — 寬帶發(fā)送信號(hào)鏈評(píng)估板和參考設(shè)計(jì)

    TSW3085 評(píng)估模塊為電路板,可允許系統(tǒng)設(shè)計(jì)人員借助 LMK04806B(美國(guó)國(guó)家半導(dǎo)體的正式產(chǎn)品)低噪聲時(shí)鐘發(fā)生器/抖動(dòng)消除器,評(píng)估德州儀器 (TI) 發(fā)射信號(hào)鏈的總性能。作為易于使用的完整射頻發(fā)射解決方案,TSW3085EVM 包含用于為 DAC3482 數(shù)模轉(zhuǎn)換器 (DAC) 以及 TRF3705 計(jì)時(shí)的 LMK04806B,可將來(lái)自 DAC 的 I/Q 輸出向上變頻為射頻載體。

    DAC3482 是雙通道、超低功耗 16 位 1.25 GSPS DAC。

    TRF3705 是高性能復(fù)數(shù)射頻調(diào)制器,輸出范圍為 300 MHz 至 4 GHz。

    LMK04806B (...)

    用戶(hù)指南: PDF
    TI.com 上無(wú)現(xiàn)貨
    評(píng)估模塊 (EVM) 用 GUI

    SCAC100 CDCE72010EVM Control GUI

    支持的產(chǎn)品和硬件

    支持的產(chǎn)品和硬件

    產(chǎn)品
    時(shí)鐘發(fā)生器
    CDCE72010 10 路輸出低抖動(dòng)時(shí)鐘同步器和抖動(dòng)消除器
    仿真模型

    CDCE72010b IBIS Model (Rev. A)

    SCAC103A.ZIP (60 KB) - IBIS Model
    計(jì)算工具

    SCAC104 CDCE72010 PLL Loop Filter Calculator

    支持的產(chǎn)品和硬件

    支持的產(chǎn)品和硬件

    產(chǎn)品
    時(shí)鐘發(fā)生器
    CDCE72010 10 路輸出低抖動(dòng)時(shí)鐘同步器和抖動(dòng)消除器
    模擬工具

    PSPICE-FOR-TI — PSpice? for TI 設(shè)計(jì)和仿真工具

    PSpice? for TI 可提供幫助評(píng)估模擬電路功能的設(shè)計(jì)和仿真環(huán)境。此功能齊全的設(shè)計(jì)和仿真套件使用 Cadence? 的模擬分析引擎。PSpice for TI 可免費(fèi)使用,包括業(yè)內(nèi)超大的模型庫(kù)之一,涵蓋我們的模擬和電源產(chǎn)品系列以及精選的模擬行為模型。

    借助?PSpice for TI 的設(shè)計(jì)和仿真環(huán)境及其內(nèi)置的模型庫(kù),您可對(duì)復(fù)雜的混合信號(hào)設(shè)計(jì)進(jìn)行仿真。創(chuàng)建完整的終端設(shè)備設(shè)計(jì)和原型解決方案,然后再進(jìn)行布局和制造,可縮短產(chǎn)品上市時(shí)間并降低開(kāi)發(fā)成本。?

    在?PSpice for TI 設(shè)計(jì)和仿真工具中,您可以搜索 TI (...)
    封裝 引腳 CAD 符號(hào)、封裝和 3D 模型
    VQFN (RGC) 64 Ultra Librarian

    訂購(gòu)和質(zhì)量

    包含信息:
    • RoHS
    • REACH
    • 器件標(biāo)識(shí)
    • 引腳鍍層/焊球材料
    • MSL 等級(jí)/回流焊峰值溫度
    • MTBF/時(shí)基故障估算
    • 材料成分
    • 鑒定摘要
    • 持續(xù)可靠性監(jiān)測(cè)
    包含信息:
    • 制造廠(chǎng)地點(diǎn)
    • 封裝廠(chǎng)地點(diǎn)

    推薦產(chǎn)品可能包含與 TI 此產(chǎn)品相關(guān)的參數(shù)、評(píng)估模塊或參考設(shè)計(jì)。

    支持和培訓(xùn)

    可獲得 TI 工程師技術(shù)支持的 TI E2E? 論壇

    所有內(nèi)容均由 TI 和社區(qū)貢獻(xiàn)者按“原樣”提供,并不構(gòu)成 TI 規(guī)范。請(qǐng)參閱使用條款。

    如果您對(duì)質(zhì)量、包裝或訂購(gòu) TI 產(chǎn)品有疑問(wèn),請(qǐng)參閱 TI 支持。??????????????

    視頻