ZHCUC81 August 2023
在發(fā)生器模式下,SYSREF 可按皮秒級步長延遲,以更接近地滿足高頻時鐘輸出的建立和保持要求。延遲分頻器 SYSREF_DELAY_DIV 生成內(nèi)插器頻率 fINTERPOLATOR,通常在 400MHz 至 800MHz 范圍內(nèi)。該內(nèi)插器頻率進(jìn)一步細(xì)分為 512 個延遲代碼,在大部分 CLKIN 頻率范圍內(nèi)允許大約 2.5ps 至 5ps 的延遲步長。
每個通道都有可輸入的延遲代碼。延遲代碼算法記錄在數(shù)據(jù)表中。為了簡化延遲計算,GUI 提供了估計的相對延遲:輸入相對延遲,GUI 會計算正確的步長值以盡可能實現(xiàn)所請求的延遲?;蛘?,基于寄存器的延遲字段可以通過步進(jìn)或編程來實現(xiàn)相同的結(jié)果。
圖 4-5 SYSREF 5 代碼步長延遲