ZHCUBM9 December 2023 ADC3683-SP
1.3 規(guī)格
ADC36xxEVMCVAL 從 J18 處的 5V 插孔接收電源，然后將其轉(zhuǎn)換為用于 AVDD 的 +1.8VDC 和用于 DVDD 的 +1.8VDC。通過兩個超低噪聲、超高 PSRR、低壓降穩(wěn)壓器 TPS7A9401DSC 來完成這種轉(zhuǎn)換。使用 FTDI (FT4232HL-REEL) 建立 USB 到 SPI 通信。從外部提供 ADC 時鐘。默認配置是將單端器件時鐘 (CLK) 輸入到 J12，將單端數(shù)據(jù)時鐘 (DCLK) 輸入到 J14（使用高質(zhì)量外部時鐘實現(xiàn)出色交流性能）。默認情況下，對于通道 A，通過 J6 提供模擬輸入，對于通道 B，通過 J9 提供模擬輸入，其中通過平衡-非平衡變壓器 (ADT4-1WT) 對信號進行交流耦合。模擬輸入的滿量程為 3.2Vpp。在本用戶指南的所有示例中，模擬輸入均以 -1dBFS（約 2.8Vpp）驅(qū)動。
ADC36XXQML-SP 系列具有 +1.6V 電壓基準 (VREF)，可以由內(nèi)部或外部供電。默認情況下，EVM 配置為使用 REF35160QDBVR 精密電壓基準（使用 VREF 測試點和 3.3V 電源供電）來提供外部電壓基準。任何時候，都可以通過 SPI 寫入將基準更改為內(nèi)部基準。
ADC36XXQML-SP 系列使用無緩沖的模擬輸入，因此，需要一個干擾濾波器來減輕采樣電容器切換（采樣/保持）時的 ADC 采樣干擾。干擾濾波器用作低通濾波器，其轉(zhuǎn)角頻率 (Fc) 為 30MHz（接受直流至 30MHz）。
ADC36xxEVMCVAL LVDS 輸出數(shù)據(jù)發(fā)送到 FMC 連接器，然后連接到 LVDS 轉(zhuǎn)插卡。然后，此轉(zhuǎn)插卡映射到 TSW1400EVM 的 HSMC 連接器，用于捕獲 ADC36xxEVMCVAL SLVDS 時鐘和數(shù)據(jù)信號。
圖 1-1 ADC36xxEVMCVAL 方框圖