ZHCAAB4 October 2020 ISO7741 , SN74HC165 , SN74HCS594-Q1 , SN74LVC2G14 , TPS274160
ISO7741 之類的數(shù)字隔離器廣泛用于 PLC I/O 模塊中,可實(shí)現(xiàn)現(xiàn)場和后端電子產(chǎn)品之間的高速通信。SPI 之類的串行協(xié)議在高達(dá) 50Mbit 的數(shù)據(jù)速率下可實(shí)現(xiàn)透明隔離。如果要求以較低的速度和低通道數(shù)隔離通用輸入/輸出 (GPIO) 信號,則光耦合器憑借其每通道成本的優(yōu)勢仍然發(fā)揮著重要作用。
用于 GPIO 隔離的數(shù)字隔離器
隨著隔離通道數(shù)量的增加,光耦合器的優(yōu)勢不再凸顯,因?yàn)槊總€信號都需要單獨(dú)隔離。因?yàn)楦綦x通道的數(shù)量保持不變,帶有移位寄存器的數(shù)字隔離器方法受到人們的關(guān)注。圖 1 展示了具有診斷反饋功能的 16 通道數(shù)字輸出模塊的方框圖。
圖 1-1 方框圖. 微控制器提供串行接口(此處為 SPI),該接口由具有四個通道的 ISO7741 進(jìn)行隔離。三個通道(SCLK、CS# 和 MOSI)在現(xiàn)場側(cè)正向隔離,一個通道 (MISO) 反向隔離。
方框圖中的藍(lán)色部分支持通用輸出功能并控制八個 4 通道高側(cè)驅(qū)動器 TPS274160 的 INx 引腳。串行輸入、并行輸出移位寄存器 SN74HCS594-Q1 在 SER 引腳接收數(shù)據(jù)位,數(shù)據(jù)位在 QH 引腳處以 8 個 SCLK 周期的延遲移出。兩個菊花鏈?zhǔn)?SN74HCS594-Q1 需要一個長度為 16 位的數(shù)據(jù)幀來為移位寄存器提供一組新數(shù)據(jù)(另請參閱圖 2)。16 個 INx 信號與 CS# 上升沿同時更新。SN74HCS594-Q1 具有施密特觸發(fā)器輸入,可增強(qiáng)抗噪能力。上電后,所有輸出都設(shè)為低電平。
圖 1-2 時序. 方框圖中的綠色部分通過并行輸入、串行輸出移位寄存器 SN74HCS165 支持通用輸入功能(四個 TPS274160 器件的 FAULT# 引腳)。數(shù)據(jù)位在 QH 引腳處于 CLK 的上升沿時移出。SPI 使用相同的邊沿移入接收數(shù)據(jù),因此 SN74HCS165 需要反轉(zhuǎn) SCLK 信號。為了向控制器提供最新的 FAULT# 引腳電平,F(xiàn)AULT# 引腳自傳輸開始時在 CS# 下降沿被鎖存。輸入引腳在 SH/LD# 引腳的上升沿被鎖存,因此 CS# 信號也需要反轉(zhuǎn)??商峁┟總€封裝帶有兩個逆變器的器件,例如帶有施密特觸發(fā)器輸入的 SN74LVC2G14。連接 CLK INH 引腳來接收 CS# 信號,可忽略數(shù)據(jù)幀外不需要的 SCLK 轉(zhuǎn)換。
MSP430 系列的 SPI 實(shí)現(xiàn)方式允許在 SLCK 的無效期間以及鎖存和驅(qū)動邊沿選擇極性。為了滿足 SN74HCS594-Q1 器件的接口要求,需要 SCLK 低電平無效且在第一個邊沿鎖存數(shù)據(jù)。
INx 和 FAULT# 的最大更新速率取決于最大 SCLK 開關(guān)頻率、SPI 信號的設(shè)置和保持時間、隔離器的延遲和邏輯的電源電壓。本文檔不包括計算詳細(xì),但可使用 3.3V 電源實(shí)現(xiàn) 100kHz(最小值)的更新速率,這對于標(biāo)準(zhǔn)數(shù)字輸出模塊來說已足夠。
與使用光耦合器的每通道隔離相比,由數(shù)字隔離器控制大量獨(dú)立 GPIO 信號具有以下優(yōu)勢。
功耗
功耗與通道數(shù)無關(guān),數(shù)字隔離器的輸入可提供高阻抗輸入。在 SPI 接口中進(jìn)行配置時,光耦合器的功耗是數(shù)字隔離器的 10 倍。晶體管可提供電流,或者控制器的控制信號可直接提供電流。
尺寸和高度
數(shù)字隔離器 ISO7741 采用小型 5mm × 6mm SOIC 封裝;移位寄存器采用 TSSOP 封裝。示例應(yīng)用需要大約 100mm2 的布板空間,而采用光耦合器的相同解決方案(6 個器件,每個封裝 4 通道)則需要大約 275mm2 的布板空間。
更新速率
對于此示例,SPI 時鐘速率必須至少為所需 INx 和 FAULT# 更新速率的 17 倍。標(biāo)準(zhǔn)光耦合器的延遲在同一范圍內(nèi),取決于負(fù)載電阻,但也取決于內(nèi)部存儲、上升和下降時間。
處理器資源
所述方法的處理器資源與通道數(shù)無關(guān)。SPI 只需要四個處理器引腳?,F(xiàn)如今的大多數(shù) SPI 實(shí)現(xiàn)方案都采用緩沖機(jī)制,也就是說,周期精確的背對背傳輸是可能的??刂破靼ㄓ?SPI 中斷觸發(fā)的直接內(nèi)存訪問 (DMA),將軟件開銷縮減為內(nèi)存讀取或?qū)懭?。相比之下,每個光耦合器都需要單獨(dú)的控制器 GPIO 線。通過端口引腳控制 GPIO 可能不如使用軟件進(jìn)行控制那般準(zhǔn)確。即使是由中斷驅(qū)動的實(shí)現(xiàn)通常也無法保障控制器端口引腳的周期精確更新。
可擴(kuò)展性
通過向信號鏈添加移位寄存器,該解決方案可以 8 的倍數(shù)擴(kuò)展。如圖所示,如果通道計數(shù)發(fā)生變化,則不需要查看處理器資源。
BOM 數(shù)目
BOM 包括 ISO7741DBQ 和一個或多個串行移位寄存器、一個用于輸入功能的雙路反相器和一些旁路電容器。光耦合器的數(shù)量取決于隔離通道,但對于一個器件具有多個通道的情況,也可使用一個光耦合器。如果使用集電極開路輸出,每個光耦合器的輸入端至少需要一個限流電阻,輸出端至少需要一個上拉電阻。
老化
數(shù)字隔離器作為光耦合器更可靠,這在運(yùn)行時間長的工業(yè)級全天候應(yīng)用中尤為重要。
圖 1-3 方框圖
圖 1-4 時序