4 影響抖動(dòng)的因素

合成器的相位噪聲主要來(lái)自鎖相環(huán) (PLL) 和壓控振蕩器 (VCO) 。通過(guò)數(shù)據(jù)表上的一些規(guī)格參數(shù)可了解能夠?qū)崿F(xiàn)多低的抖動(dòng)，即標(biāo)準(zhǔn)化 PLL 本底噪聲（PLL 品質(zhì)因數(shù)）、標(biāo)準(zhǔn)化 PLL 閃爍噪聲（按 10dB/十倍頻變化）和 VCO 開(kāi)環(huán)相位噪聲相關(guān)規(guī)格參數(shù)。Equation3Equation4PLL 品質(zhì)因數(shù)和閃爍噪聲的計(jì)算方式請(qǐng)見(jiàn) 和。Equation3根據(jù) 中顯示的關(guān)系可以看到，將 fPD 加倍，會(huì)使 [20 × log] 分量減少 6dB，并使 [10 × log] 分量增加 3dB，因此總的 PLL 平坦噪聲總計(jì)減少 3dB。這是改善 PLL 產(chǎn)生的相位噪聲的方法之一。

其中

• fPD 是合成器的相位檢測(cè)器頻率
• fVCO 是壓控振蕩器頻率

圖 4-1在 中，黑線是具有 58fs 抖動(dòng)的原始相位噪聲。但是，如果 PLL 相位噪聲更嚴(yán)重（如紅線的平坦部分所示），則抖動(dòng)會(huì)上升（在本例中為 78fs）。VCO 相位噪聲也有很大的影響。觀察灰線可以看到，在本例中已降級(jí)的 VCO 相位噪聲使抖動(dòng)增加到了 110fs。通過(guò)選擇在這兩個(gè)方面均具有良好性能的器件，然后精心設(shè)計(jì)合成器的環(huán)路濾波器以在環(huán)路帶寬附近獲得出色的相位噪聲響應(yīng)，即可優(yōu)化最低抖動(dòng)，為 ADC 提供卓越的 SNR 時(shí)鐘。

還需要考慮改善合成器在信號(hào)幅度中的抖動(dòng)，因?yàn)檫@種抖動(dòng)會(huì)影響本底噪聲，進(jìn)而影響較高偏移引起的抖動(dòng)。通過(guò) Leeson 方程可以觀察到這種行為；其中，本底相位噪聲水平隨輸出功率的變化而變化，其變化幅度為信號(hào)源的 (1/Ps)。圖 4-2在某些時(shí)間點(diǎn)，時(shí)鐘源的本底噪聲將占主導(dǎo)地位，并且沒(méi)有進(jìn)一步的改善（在 中大約為 0dBm）。所設(shè)計(jì)的時(shí)鐘源的幅度應(yīng)至少達(dá)到該水平。因此，合成器器件最好具有非常低的本底噪聲并支持更高的輸出功率以達(dá)到該本底噪聲水平。正如在較早的抖動(dòng)積分范圍部分中所討論的，上限范圍越高，這種高偏移相位噪聲對(duì)總體抖動(dòng)的影響越大。