ZHCS502H November 2011 – June 2024 UCC27523 , UCC27525 , UCC27526
PRODUCTION DATA
UCC2752x 器件的 VDD 引腳電源電路塊具有內(nèi)部欠壓鎖定 (UVLO) 保護(hù)特性。當(dāng) VDD 上升且電平仍低于 UVLO 閾值時(shí),無(wú)論輸入狀態(tài)如何,該電路都會(huì)將輸出保持為低電平。UVLO 通常為 4.2V,通常具有 300mV 的遲滯。當(dāng)?shù)?VDD 電源電壓具有來(lái)自電源的噪聲時(shí),以及在系統(tǒng)開始進(jìn)行開關(guān)、IDD 突然增加的情況下 VDD 偏置電壓下降時(shí),該遲滯有助于防止發(fā)生抖動(dòng)。它能夠在低電壓電平(如低于 5V)下運(yùn)行,并具有出色的開關(guān)特性,尤其適合驅(qū)動(dòng)新興的 GaN 功率半導(dǎo)體器件。
例如,在上電時(shí),如果使能引腳激活或懸空,UCC2752x 驅(qū)動(dòng)器器件輸出會(huì)保持低電平,直到 VDD 電壓達(dá)到 UVLO 閾值。OUT 信號(hào)的幅度隨 VDD 的增加而增加,直到達(dá)到穩(wěn)定狀態(tài) VDD。器件信息 中的同相運(yùn)行表明,輸出保持在低電平,直到達(dá)到 UVLO 閾值,然后輸出與輸入同相。圖 7-5 中的反向運(yùn)行表明,輸出保持在低電平,直到達(dá)到 UVLO 閾值,然后輸出與輸入異相。使用 UCC27526 時(shí),僅當(dāng)在達(dá)到 UVLO 閾值之后 INX+ 為高電平并且 INX– 為低電平時(shí)輸出才會(huì)變?yōu)楦唠娖綘顟B(tài)。
由于器件通過(guò) VDD 引腳消耗電流,以便對(duì)所有內(nèi)部電路進(jìn)行偏置,因此,為了實(shí)現(xiàn)出色的高速電路性能,TI 建議使用兩個(gè) VDD 旁路電容器來(lái)防止出現(xiàn)噪聲問(wèn)題。TI 強(qiáng)烈建議使用表面貼裝元件。必須將一個(gè) 0.1μF 陶瓷電容器放置在盡可能靠近柵極驅(qū)動(dòng)器器件的 VDD 至 GND 引腳的位置。此外,必須以并聯(lián)方式在非常靠近的位置連接一個(gè)具有相對(duì)較低 ESR 的更大電容器(例如 1μF),以幫助提供負(fù)載需要的高電流峰值。電容器的并聯(lián)組合具有低阻抗特性,以便在應(yīng)用中實(shí)現(xiàn)預(yù)期的電流電平和開關(guān)頻率。
圖 7-4 為同相驅(qū)動(dòng)器上電
圖 7-5 為反相驅(qū)動(dòng)器上電