ZHCSRY9B July 2023 – April 2024 TXV0108-Q1
PRODUCTION DATA
封裝選項
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機械數(shù)據(jù) (封裝 | 引腳)
- RGY|24
散熱焊盤機械數(shù)據(jù) (封裝 | 引腳)
- RGY|24
訂購信息
6.1 負載電路和電壓波形
除非另有說明，否則所有輸入脈沖由具有以下特性的發(fā)生器提供：
- f = 1MHz
- ZO = 50Ω
- Δt/ΔV ≤ 1ns/V
A. CL 包括探頭和夾具電容。
圖 6-1 負載電路表 6-1 負載電路條件
| 參數(shù) | VCCO | RL | CL | S1 | VTP | |
|---|---|---|---|---|---|---|
| tpd | 傳播（延遲）時間 | 1.14V 至 3.6V | 2kΩ | 15pF | 開路 | 不適用 |
| ten，tdis | 啟用時間，禁用時間 | 1.14V 至 3.6V | 2kΩ | 15pF | 2 x VCCO | 0.15V |
| ten，tdis | 啟用時間，禁用時間 | 1.14V 至 3.6V | 2kΩ | 15pF | GND | 0.15V |
- tPLH 和 tPHL 之間的較大者與 tpd 相同。
- VOH 和 VOL 是在指定 RL、CL 和 S1 下出現(xiàn)的典型輸出電壓電平
- VOH 和 VOL 是在指定 RL、CL 和 S1 下出現(xiàn)的典型輸出電壓電平
A. 輸入被驅(qū)動至有效邏輯低電平條件下的輸出波形。
B. 輸入被驅(qū)動至有效邏輯高電平條件下的輸出波形。
C. VCCO 是與輸出端口相關的電源引腳。
D. VOH 和 VOL 是在指定 RL、CL 和 S1 下出現(xiàn)的典型輸出電壓電平。
圖 6-4 啟用時間和禁用時間