ZHCSYT1A August 2025 – October 2025 TXE8116
PRODUCTION DATA
| 最小值 | 最大值 | 單位 | |||
|---|---|---|---|---|---|
| SPI 總線 - 10MHz | |||||
| fSCLK | SPI 時鐘頻率;3.3V < VCC < 5.5V | 10 | MHz | ||
| tCSS | CS 到 SCLK 上升建立時間 | 50 | ns | ||
| tCSH | SCLK 下降至 CS 使無效保持時間 | 50 | ns | ||
| tCSD | CS 禁用時間 | 50 | ns | ||
| tDS | SDI 至 SCLK 設(shè)置時間 | 10 | ns | ||
| tDH | SDI 至 SCLK 保持時間 | 10 | ns | ||
| tLOW | SCLK 低電平時間 | 45 | ns | ||
| tHIGH | SCLK 高電平時間 | 45 | ns | ||
| tV (SDO) | SDO 有效時間 | 27 | ns | ||
| tDIS (SDO) | SDO 禁用時間 | 50 | ns | ||
| SPI 總線 - 5MHz | |||||
| fSCLK | SPI 時鐘頻率;1.65V < VCC < 5.5V | 5 | MHz | ||
| tCSS | CS 到 SCLK 上升建立時間 | 50 | ns | ||
| tCSH | SCLK 下降至 CS 使無效保持時間 | 100 | ns | ||
| tCSD | CS 禁用時間 | 100 | ns | ||
| tDS | SDI 至 SCLK 設(shè)置時間 | 10 | ns | ||
| tDH | SDI 至 SCLK 保持時間 | 10 | ns | ||
| tLOW | SCLK 低電平時間 | 90 | ns | ||
| tHIGH | SCLK 高電平時間 | 90 | ns | ||
| tV (SDO) | SDO 有效時間 | 54 | ns | ||
| tDIS (SDO) | SDO 禁用時間 | 100 | ns | ||