ZHCSYC9 May 2025 TPS7H4012-SEP , TPS7H4013-SEP
ADVMIX
當(dāng)使能引腳為低電平時(shí),器件將進(jìn)入關(guān)斷模式,而不會(huì)調(diào)節(jié)輸出電壓。通常,從 VIN 到 GND 使用一個(gè)外部電阻分壓器為 EN 饋電。可以適當(dāng)調(diào)整電阻器的大小,以便在達(dá)到期望的預(yù)設(shè)輸入電壓時(shí)導(dǎo)通器件,如方程式 4 所示。這可用于創(chuàng)建可調(diào)節(jié)的 UVLO,以補(bǔ)充 VIN 和 PVIN 引腳上的默認(rèn)內(nèi)部 UVLO 電壓。
其中
EN 引腳具有 100mV(典型值)的遲滯。因此,方程式 5 可用于計(jì)算 VIN(falling) 電壓。
其中
或者,可以直接從微控制器或 FPGA 驅(qū)動(dòng) EN 引腳。使能引腳的低電壓閾值有助于支持 1.1V、1.8V、2.5V 和 3.3V 邏輯電平。