ZHCSVV3B April 2024 – April 2025 TPS7H4011-SEP , TPS7H4011-SP
PRODMIX
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
PWRGD 引腳是一個(gè)開漏輸出,當(dāng)輸出電壓達(dá)到適當(dāng)范圍時(shí)置為有效。PWRGD 引腳可以通過一個(gè)電阻器上拉至 VOUT 或處于器件建議運(yùn)行條件下的另一個(gè)電壓電平。選擇電阻器阻值,使 PWRGD 灌入的最大電流保持在建議運(yùn)行條件下的最大電流 2mA。通常,10kΩ 的上拉電阻就足夠了。使用較大值的電阻器可以更大限度地降低功率耗散,但由于上拉電阻較弱,開關(guān)噪聲可能會耦合到 PWRGD 信號中。
當(dāng) VOUT 處于其編程值的特定百分比范圍內(nèi)時(shí),PWRGD 將置為有效或無效。這是通過比較 VSENSE (VSENSE = VSNS+ ? VSNS-) 至 (VREF + VSNS-) 上的電壓來實(shí)現(xiàn)的。無論是否采用差分遙感技術(shù),這都支持使用相同的電源正常電平。如果沒有使用差分遙感(這意味著 VSNS-= GND),那么它會被簡化,從而將 VSNS+ 上的電壓與 VREF 相比較。
例如,當(dāng) VSENSE 達(dá)到其最終值的 PWRGDLOW_R%(通常為 95%)時(shí),PWRGD 會被置為有效。當(dāng) VSENSE 降至低于 PWRGDLOW_F%(通常為 92%)時(shí),PWRGD 會置為無效。請參閱圖 8-5 以了解這些波形。
如果 VOUT 上發(fā)生過壓事件,電源正常也有一個(gè)閾值。例如,當(dāng) VSENSE 達(dá)到其最終值的 PWRGDHIGH_R%(通常為 108%)時(shí),PWRGD 會置為無效。當(dāng) VSENSE 降至低于 PWRGDHIGH_F%(通常為 105%)時(shí),PWRGD 置為有效。請參閱圖 8-6 以了解這些波形。
在 VIN 輸入電壓大于 2V 時(shí),PWRGD 處于定義的狀態(tài),但此時(shí)電流吸收能力減弱。當(dāng) VIN 達(dá)到 4.5V 時(shí),PWRGD 可達(dá)到飽和電流吸入量。請參閱電氣特性中的 VINMIN_PWRGD。
除了上述 PWRGD 說明外,PWRGD 在其他會導(dǎo)致調(diào)節(jié)停止的條件下置為無效,例如: