ZHCSQ67 December 2023 TPS55289-Q1
PRODUCTION DATA
TPS55289-Q1 具有雙功能使能和欠壓鎖定 (UVLO) 電路。當(dāng) VIN 引腳上的輸入電壓高于 3V 的輸入 UVLO 上升閾值,并且 EN/UVLO 引腳被拉至 1.15V 以上,但低于 1.23V 的使能 UVLO 閾值時,TPS55289-Q1 將被啟用,但仍處于待機(jī)模式。TPS55289-Q1 開始檢測 MODE 引腳邏輯狀態(tài)并選擇 I2C 目標(biāo)地址。
EN/UVLO 引腳具有精確的 UVLO 電壓閾值,可支持具有遲滯的可編程輸入欠壓鎖定。當(dāng) EN/UVLO 引腳電壓大于 UVLO 閾值 1.23V 時,TPS55289-Q1 將被啟用以進(jìn)行 I2C 通信和開關(guān)操作。遲滯電流 IUVLO_HYS 從 EN/UVLO 引腳流出,提供的遲滯可防止輸入電壓緩慢變化時出現(xiàn)噪聲引起的開/關(guān)抖動。
使用圖 6-1 中所示的電阻分壓器,可使用方程式 1 計(jì)算導(dǎo)通閾值。

其中
UVLO 導(dǎo)通閾值和關(guān)斷閾值之間的遲滯由 EN/UVLO 電阻分壓器中的上電阻器設(shè)置,可通過公式 2 計(jì)算。

其中
圖 6-1 EN/UVLO 引腳上具有電阻分壓器的可編程 UVLO將 NMOSFET 與電阻分壓器配合使用,可實(shí)現(xiàn)邏輯使能和可編程 UVLO,如圖 6-2 所示。EN 邏輯高電平必須大于使能閾值加上 NMOSFET Q1 的 Vth。Q1 還消除了關(guān)斷模式下從 VIN 通過 UVLO 電阻分壓器接地的漏電流。
圖 6-2 邏輯使能和可編程 UVLO