ZHCSKE5 October 2019 SN74HCS72-Q1
PRODUCTION DATA.
該器件包含兩個(gè)獨(dú)立的 D 型負(fù)緣觸發(fā)觸發(fā)器。所有輸入均包括施密特觸發(fā)，可實(shí)現(xiàn)慢速或高噪聲輸入信號(hào)。將預(yù)設(shè) (PRE) 輸入設(shè)為低電平，會(huì)輸出高電平。將清零 (CLR) 輸入設(shè)為低電平，會(huì)重新輸出低電平。預(yù)設(shè)和清零功能是異步的，并且不依賴于其他輸入的電平。當(dāng) PRE 和 CLR 處于非活動(dòng)狀態(tài)（高電平）時(shí)，數(shù)據(jù) (D) 輸入處滿足設(shè)置時(shí)間要求的數(shù)據(jù)將傳輸?shù)綍r(shí)鐘 (CLK) 脈沖負(fù)向緣上的輸出（Q，Q）處。經(jīng)過(guò)保持時(shí)間間隔后，可以更改數(shù)據(jù) (D) 輸入處的數(shù)據(jù)而不影響輸出（Q，Q）處的電平。
| 器件型號(hào) | 封裝 | 封裝尺寸（標(biāo)稱值） |
|---|---|---|
| SN74HCS72QDRQ1 | SOIC (14) | 8.70mm x 3.90mm |
| SN74HCS72QPWRQ1 | TSSOP (14) | 5.00mm x 4.40mm |