ZHCSSV6D February 2002 – February 2024 SN74AHC74Q-Q1
PRODUCTION DATA
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
此器件包括標準 CMOS 輸入。標準 CMOS 輸入為高阻抗，通常建模為與輸入電容并聯(lián)的電阻器，如電氣特性 中所示。最壞情況下的電阻是根據(jù)絕對最大額定值 中給出的最大輸入電壓和電氣特性 中給出的最大輸入漏電流，使用歐姆定律 (R = V ÷ I) 計算得出的。
標準 CMOS 輸入要求輸入信號在有效邏輯狀態(tài)之間快速轉換，如建議運行條件 表中的輸入轉換時間或速率所定義。不符合此規(guī)范將導致功耗過大并可能導致振蕩。更多詳細信息，請參閱 CMOS 輸入緩慢或懸空的影響。
在運行期間，任何時候都不要讓標準 CMOS 輸入懸空。未使用的輸入必須在 VCC 或 GND 端接。如果系統(tǒng)不會一直主動驅動輸入，則可以添加上拉或下拉電阻器，以在這些時間段提供有效的輸入電壓。電阻值將取決于多種因素；但建議使用 10kΩ 電阻器，這通?？梢詽M足所有要求。