ZHCSY96 May 2025 SN74AC74-Q1
PRODUCTION DATA
| 參數(shù) | 說明 | 條件 | VCC | -40°C 至 125°C | 單位 | |
|---|---|---|---|---|---|---|
| 最小值 | 最大值 | |||||
| fCLOCK | 時鐘頻率 | 1.5V | 9 | MHz | ||
| tW | 脈沖持續(xù)時間 | PRE 或 CLR 為低電平 | 1.5V | 3.7 | ns | |
| tW | 脈沖持續(xù)時間 | CLK | 1.5V | 3.7 | ns | |
| tSU | 建立時間 | CLK 沿之前的數(shù)據(jù) | 1.5V | 2.8 | ns | |
| tSU | 建立時間 | PRE 或 CLR 處于低電平無效狀態(tài) | 1.5V | 0 | ns | |
| tH | 保持時間 | CLK 沿之后的數(shù)據(jù) | 1.5V | 0.1 | ns | |
| fCLOCK | 時鐘頻率 | 3.3V | 70 | MHz | ||
| tW | 脈沖持續(xù)時間 | PRE 或 CLR 為低電平 | 3.3V | 3.7 | ns | |
| tW | 脈沖持續(xù)時間 | CLK | 3.3V | 3.7 | ns | |
| tSU | 建立時間 | CLK 沿之前的數(shù)據(jù) | 3.3V | 0.8 | ns | |
| tSU | 建立時間 | PRE 或 CLR 處于低電平無效狀態(tài) | 3.3V | 0 | ns | |
| tH | 保持時間 | CLK 沿之后的數(shù)據(jù) | 3.3V | 0.1 | ns | |
| fCLOCK | 時鐘頻率 | 5V | 95 | MHz | ||
| tW | 脈沖持續(xù)時間 | PRE 或 CLR 為低電平 | 5V | 3.7 | ns | |
| tW | 脈沖持續(xù)時間 | CLK | 5V | 3.7 | ns | |
| tSU | 建立時間 | CLK 沿之前的數(shù)據(jù) | 5V | 0.7 | ns | |
| tSU | 建立時間 | PRE 或 CLR 處于低電平無效狀態(tài) | 5V | 0 | ns | |
| tH | 保持時間 | CLK 沿之后的數(shù)據(jù) | 5V | 0.1 | ns | |