亚洲欧洲卡1卡2新区入口,人妻送娃上课后穿情趣内衣,图书馆的女朋友动漫

ZHCSTT8B November 2023 – December 2024 SN74AC573-Q1

PRODUCTION DATA

封裝選項(xiàng)

請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。

機(jī)械數(shù)據(jù) (封裝 | 引腳)

RKS|20
PW|20
DGS|20

散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)

訂購信息

5.6 計(jì)時(shí)特性

在自然通風(fēng)條件下的建議運(yùn)行溫度范圍內(nèi)測得（除非另有說明）

參數(shù)	說明	條件	V_CC	T_A = 25°C		-40°C 至 85°C		-40°C 至 125°C		單位
參數(shù)	說明	條件	V_CC	最小值	最大值	最小值	最大值	最小值	最大值	單位
f_clock	時(shí)鐘頻率		1.5V		15		11		10	MHz
t_W	脈沖持續(xù)時(shí)間	LE 高電平	1.5V	44		44		50		ns
t_W	脈沖持續(xù)時(shí)間	CLK 高電平或低電平	1.5V	44		44		50		ns
t_W	脈沖持續(xù)時(shí)間	CLR 低電平	1.5V	35		55		63		ns
t_SU	設(shè)置時(shí)間	LE↓ 之前的數(shù)據(jù)	1.5V	2		2		2		ns
t_SU	設(shè)置時(shí)間	CLR 處于無效狀態(tài)	1.5V	2		2		2		ns
t_SU	設(shè)置時(shí)間	CLK↑ 之前的數(shù)據(jù)	1.5V	2		2		2		ns
t_H	保持時(shí)間	CLK↑ 之后的數(shù)據(jù)	1.5V	2		2		2		ns
t_H	保持時(shí)間	LE↓ 之后的數(shù)據(jù)	1.5V	15		33		38		ns
f_clock	時(shí)鐘頻率		1.8V		55		45		44	MHz
t_W	脈沖持續(xù)時(shí)間	LE 高電平	1.8V	7.2				11.4		ns
t_W	脈沖持續(xù)時(shí)間	CLK 高電平或低電平	1.8V	8.6				12.6		ns
t_W	脈沖持續(xù)時(shí)間	CLR 低電平	1.8V	6.5				10.9		ns
t_SU	設(shè)置時(shí)間	LE↓ 之前的數(shù)據(jù)	1.8V	5.1				5.6		ns
t_SU	設(shè)置時(shí)間	CLR 處于無效狀態(tài)	1.8V	5.3				5.4		ns
t_SU	設(shè)置時(shí)間	CLK↑ 之前的數(shù)據(jù)	1.8V	8.3				9.5		ns
t_H	保持時(shí)間	CLK↑ 之后的數(shù)據(jù)	1.8V	2				2		ns
t_H	保持時(shí)間	LE↓ 之后的數(shù)據(jù)	1.8V	2				2		ns
f_clock	時(shí)鐘頻率		2.5V		90		78		65	MHz
t_W	脈沖持續(xù)時(shí)間	LE 高電平	2.5V	6				6		ns
t_W	脈沖持續(xù)時(shí)間	CLK 高電平或低電平	2.5V	7.3				7.3		ns
t_W	脈沖持續(xù)時(shí)間	CLR 低電平	2.5V	6				6		ns
t_SU	設(shè)置時(shí)間	LE↓ 之前的數(shù)據(jù)	2.5V	2.4				2.8		ns
t_SU	設(shè)置時(shí)間	CLR 處于無效狀態(tài)	2.5V	2.5				2.8		ns
t_SU	設(shè)置時(shí)間	CLK↑ 之前的數(shù)據(jù)	2.5V	3.9				7.5		ns
t_H	保持時(shí)間	CLK↑ 之后的數(shù)據(jù)	2.5V	1				1		ns
t_H	保持時(shí)間	LE↓ 之后的數(shù)據(jù)	2.5V	2				2.3		ns
f_clock	時(shí)鐘頻率		3.3V		101		89		75	MHz
t_W	脈沖持續(xù)時(shí)間	LE 高電平	3.3V	5.5		4.9		5.6		ns
t_W	脈沖持續(xù)時(shí)間	CLK 高電平或低電平	3.3V	5		4.9		5.6		ns
t_W	脈沖持續(xù)時(shí)間	CLR 低電平	3.3V			6.1		7		ns
t_SU	設(shè)置時(shí)間	LE↓ 之前的數(shù)據(jù)	3.3V	3.5		2		2		ns
t_SU	設(shè)置時(shí)間	CLR 處于無效狀態(tài)	3.3V			2		2		ns
t_SU	設(shè)置時(shí)間	CLK↑ 之前的數(shù)據(jù)	3.3V	2.5		2		2		ns
t_H	保持時(shí)間	CLK↑ 之后的數(shù)據(jù)	3.3V	1		1		1		ns
t_H	保持時(shí)間	LE↓ 之后的數(shù)據(jù)	3.3V	2		2		4.2		ns
f_clock	時(shí)鐘頻率		5V		150		143		125	MHz
t_W	脈沖持續(xù)時(shí)間	LE 高電平	5V	4		3.5		4		ns
t_W	脈沖持續(xù)時(shí)間	CLK 高電平或低電平	5V	3.5		3.5		4		ns
t_W	脈沖持續(xù)時(shí)間	CLR 低電平	5V			4.4		5		ns
t_SU	設(shè)置時(shí)間	LE↓ 之前的數(shù)據(jù)	5V	3		2		2		ns
t_SU	設(shè)置時(shí)間	CLR 處于無效狀態(tài)	5V			2		2		ns
t_SU	設(shè)置時(shí)間	CLK↑ 之前的數(shù)據(jù)	5V	1.5		2		2		ns
t_H	保持時(shí)間	CLK↑ 之后的數(shù)據(jù)	5V	1		1.5		2		ns
t_H	保持時(shí)間	LE↓ 之后的數(shù)據(jù)	5V	1		1		1		ns