ZHCSVC4A March 2024 – January 2025 SN54SC8T595-SEP
PRODUCTION DATA
| 參數(shù) | 說明 | 條件 | VCC | TA = 25°C | -55°C 至 125°C | 單位 | ||
|---|---|---|---|---|---|---|---|---|
| 最小值 | 最大值 | 最小值 | 最大值 | |||||
| fCLOCK | 時鐘頻率 | 1.2V | 2.5 | 2 | MHz | |||
| tW | 脈沖持續(xù)時間 | RCLK 或 SRCLK 為高電平或低電平 | 1.2V | 41.5 | 52.5 | ns | ||
| tW | 脈沖持續(xù)時間 | SCRCLR 低電平 | 1.2V | 34.8 | 43 | ns | ||
| tSU | 建立時間 | SRCLK↑ 之前的 SER | 1.2V | 38.5 | 41.6 | ns | ||
| tSU | 建立時間 | SRCLK↑ 在 RCLK↑ 之前 | 1.2V | 148 | 205 | ns | ||
| tSU | 建立時間 | SRCLR 在 RCLK↑ 之前為低電平 | 1.2V | 165 | 215 | ns | ||
| tSU | 建立時間 | SRCLR 在 SRCLK↑ 之前為高電平(無效) | 1.2V | 39 | 56 | ns | ||
| tH | 保持時間 | SER 在 SRCLK↑ 之后 | 1.2V | 1 | 1 | ns | ||
| fCLOCK | 時鐘頻率 | 1.8V | 13.5 | 11.4 | MHz | |||
| tW | 脈沖持續(xù)時間 | RCLK 或 SRCLK 為高電平或低電平 | 1.8V | 16 | 18 | ns | ||
| tW | 脈沖持續(xù)時間 | SCRCLR 低電平 | 1.8V | 12 | 13 | ns | ||
| tSU | 建立時間 | SRCLK↑ 之前的 SER | 1.8V | 10 | 12 | ns | ||
| tSU | 建立時間 | SRCLK↑ 在 RCLK↑ 之前 | 1.8V | 29 | 51 | ns | ||
| tSU | 建立時間 | SRCLR 在 RCLK↑ 之前為低電平 | 1.8V | 35 | 54 | ns | ||
| tSU | 建立時間 | SRCLR 在 SRCLK↑ 之前為高電平(無效) | 1.8V | 8 | 10 | ns | ||
| tH | 保持時間 | SER 在 SRCLK↑ 之后 | 1.8V | 1 | 1 | ns | ||
| fCLOCK | 時鐘頻率 | 2.5V | 29 | 22 | MHz | |||
| tW | 脈沖持續(xù)時間 | RCLK 或 SRCLK 為高電平或低電平 | 2.5V | 11 | 13 | ns | ||
| tW | 脈沖持續(xù)時間 | SCRCLR 低電平 | 2.5V | 9 | 10 | ns | ||
| tSU | 建立時間 | SRCLK↑ 之前的 SER | 2.5V | 8 | 9 | ns | ||
| tSU | 建立時間 | SRCLK↑ 在 RCLK↑ 之前 | 2.5V | 17 | 30 | ns | ||
| tSU | 建立時間 | SRCLR 在 RCLK↑ 之前為低電平 | 2.5V | 20 | 33 | ns | ||
| tSU | 建立時間 | SRCLR 在 SRCLK↑ 之前為高電平(無效) | 2.5V | 6 | 7 | ns | ||
| tH | 保持時間 | SER 在 SRCLK↑ 之后 | 2.5V | 1 | 1 | ns | ||
| fCLOCK | 時鐘頻率 | 3.3V | 46 | 32 | MHz | |||
| tW | 脈沖持續(xù)時間 | RCLK 或 SRCLK 為高電平或低電平 | 3.3V | 11 | 12 | ns | ||
| tW | 脈沖持續(xù)時間 | SCRCLR 低電平 | 3.3V | 9 | 10 | ns | ||
| tSU | 建立時間 | SRCLK↑ 之前的 SER | 3.3V | 8 | 9 | ns | ||
| tSU | 建立時間 | SRCLK↑ 在 RCLK↑ 之前 | 3.3V | 13 | 21 | ns | ||
| tSU | 建立時間 | SRCLR 在 RCLK↑ 之前為低電平 | 3.3V | 17 | 24 | ns | ||
| tSU | 建立時間 | SRCLR 在 SRCLK↑ 之前為高電平(無效) | 3.3V | 6 | 7 | ns | ||
| tH | 保持時間 | SER 在 SRCLK↑ 之后 | 3.3V | 1 | 1 | ns | ||
| fCLOCK | 時鐘頻率 | 5V | 64 | 1 | MHz | |||
| tW | 脈沖持續(xù)時間 | RCLK 或 SRCLK 為高電平或低電平 | 5V | 11 | 12 | ns | ||
| tW | 脈沖持續(xù)時間 | SCRCLR 低電平 | 5V | 9 | 10 | ns | ||
| tSU | 建立時間 | SRCLK↑ 之前的 SER | 5V | 7 | 8 | ns | ||
| tSU | 建立時間 | SRCLK↑ 在 RCLK↑ 之前 | 5V | 11 | 17 | ns | ||
| tSU | 建立時間 | SRCLR 在 RCLK↑ 之前為低電平 | 5V | 12 | 18 | ns | ||
| tSU | 建立時間 | SRCLR 在 SRCLK↑ 之前為高電平(無效) | 5V | 6 | 7 | ns | ||
| tH | 保持時間 | SER 在 SRCLK↑ 之后 | 5V | 1 | 1 | ns | ||