ZHCSXT4 January 2025 SN54SC8T574-SEP
PRODUCTION DATA
這些 8 位觸發(fā)器具有專門設(shè)計用于驅(qū)動高電容或相對低阻抗負(fù)載的三態(tài)輸出。它們尤其適用于實現(xiàn)緩沖寄存器、I/O 端口、雙向總線驅(qū)動器和工作寄存器。
SN54SC8T574-SEP 器件的八個觸發(fā)器是邊沿觸發(fā)式 D 型觸發(fā)器。在時鐘 (CLK) 輸入發(fā)生正跳變時，Q 輸出被設(shè)置為邏輯電平，而邏輯電平則在數(shù)據(jù) (D) 輸入端設(shè)置。
輸出使能 ( OE) 輸入將八個輸出置于正常邏輯狀態(tài)（高或低邏輯電平）或高阻抗?fàn)顟B(tài)。在高阻抗?fàn)顟B(tài)下，輸出既不對總線施加大量負(fù)載，也不顯著驅(qū)動總線。高阻抗?fàn)顟B(tài)和增加的驅(qū)動在沒有接口或上拉元件的情況下提供了驅(qū)動總線的能力。
OE 不影響觸發(fā)器的內(nèi)部運行。當(dāng)輸出處于高阻抗?fàn)顟B(tài)時，可以保留舊數(shù)據(jù)或輸入新數(shù)據(jù)。
為了確保加電或斷電期間的高阻抗?fàn)顟B(tài)，OE應(yīng)通過一個上拉電阻器被連接至 VCC；該電阻器的最小值由驅(qū)動器的電流吸收能力來決定。