GUID-15AD7B7F-2E34-49A7-B065-B8E7FA06C916.html#SBOS6008660 展示了使用 REF2030-Q1 的數(shù)據(jù)采集系統(tǒng)的 PCB 布局示例。一些重要注意事項有:
- 在 REF2030-Q1 的 VIN、VREF 和 VBIAS 處連接低 ESR 0.1μF 陶瓷旁路電容器。
- 按照器件規(guī)格對系統(tǒng)中的其他工作器件進行解耦。
- 使用實心接地層有助于散熱和降低電磁干擾 (EMI) 噪聲拾取。
- 外部組件的位置應盡量靠近器件。該配置可防止產(chǎn)生寄生誤差(如塞貝克效應)。
- 盡可能縮短連接 INA 與偏置輸出以及 ADC 與基準輸出的布線長度,從而減少噪聲拾取。
- 模擬布線敏感,不能與數(shù)字布線平行。盡可能避免數(shù)字布線與模擬布線交叉,僅在絕對必要時可垂直交叉布線。