建議用戶采用優(yōu)秀的布局規(guī)范。為了實(shí)現(xiàn)器件的最佳運(yùn)行性能，應(yīng)使用良好的 PCB 布局規(guī)范，包括：
- 為避免將共模信號(hào)轉(zhuǎn)換為差分信號(hào)和熱電動(dòng)勢(shì) (EMF)，請(qǐng)確保這兩條輸入路徑對(duì)稱，且源阻抗和電容匹配良好。
- 噪聲可通過器件的電源引腳和整個(gè)電路的電源引腳傳播到模擬電路中。旁路電容器通過提供模擬電路的本地低阻抗電源來(lái)減少耦合噪聲。
- 在每個(gè)電源引腳和接地端之間連接低 ESR 0.1μF 陶瓷旁路電容器，放置位置盡量靠近器件。從 VS+ 和 VLVDD 到接地端的單個(gè)旁路電容器適用于單電源應(yīng)用。
- 為了減少寄生耦合，請(qǐng)讓輸入布線盡可能遠(yuǎn)離電源布線或輸出布線。如果上述布線無(wú)法分離，則讓敏感性布線與有噪聲布線垂直交叉要遠(yuǎn)優(yōu)于選擇平行的布線方式。
- FDA_IN+ 和 FDA_IN– 引腳上的泄漏會(huì)導(dǎo)致輸出電壓出現(xiàn)直流失調(diào)誤差。此外，這些引腳上過大的寄生電容會(huì)導(dǎo)致相位裕度減小并影響輸出級(jí)的穩(wěn)定性。如果未使用這些引腳來(lái)實(shí)現(xiàn)有意的電容反饋，請(qǐng)按照建議做法來(lái)更大限度減少泄漏和寄生電容。
- 按照建議做法來(lái)更大限度減少泄漏和寄生電容，其中包括在任何位于輸入引腳正下方的接地平面上設(shè)置避開區(qū)域。
- 盡可能減少熱結(jié)的數(shù)量。如果可能，請(qǐng)使用不帶通孔的單層進(jìn)行信號(hào)路徑布設(shè)。
- 與主要熱源（高功耗電路）保持足夠的距離。如果不可能，請(qǐng)調(diào)整器件位置，使熱源對(duì)差分信號(hào)路徑高側(cè)和低側(cè)的影響能夠均勻匹配。
- 應(yīng)使布線盡可能短。