ZHCSYH7A June 2024 – June 2025 LMX1404-EP
PRODUCTION DATA
該器件可配置為高頻時鐘緩沖器模式、分頻器模式或倍頻器模式。每種模式都需要以下寄存器配置才能運(yùn)行。
| 寄存器地址 | 位 | 字段 | 功能 | BUFFER | 分頻器 | 倍頻器 |
|---|---|---|---|---|---|---|
R25 | 2:0 | CLK_MUX | 選擇模式 | 1 | 2 | 3 |
R25 | 5:3 | CLK_DIV/CLK_MULT | 選擇分頻值或倍頻值 | x | CLK_DIV 0x1 = ÷2 0x2 = ÷3 0x3 = ÷4 0x4 = ÷5 0x5 = ÷6 0x6 = ÷7 0x7 = ÷8 | CLK_MULT 0x2 = ×2 0x3 = ×3 0x4 = ×4 |
R2 | 5 | SMCLK_EN | 啟用狀態(tài)機(jī)時鐘發(fā)生器 | 1 | ||
R2 | 9:6 | SMCLK_DIV_PRE | 為狀態(tài)機(jī)時鐘設(shè)置預(yù)分頻器 |
狀態(tài)機(jī)時鐘的預(yù)時鐘分頻器 0x2 = ÷2 0x4 = ÷4 0x8 = ÷8 | ||
R3 | 2:0 | SMCLK_DIV | 設(shè)置狀態(tài)機(jī)時鐘分頻器 |
其他 SMCLK 分頻器必須保持輸出頻率 ≤ 30MHz。 0x0 = ÷1 0x1 = ÷2 0x2 = ÷4 0x3 = ÷8 0x4 = ÷16 0x5 = ÷32 0x6 = ÷64 0x7 = ÷128 | ||
R0 | 全部 | 校準(zhǔn)倍頻器 | 校準(zhǔn)基于 PLL 的倍頻器 | x | x | 寫入 R0 以校準(zhǔn)倍頻器 |