ZHCSU91A December 2023 – September 2024 LMX1214
PRODUCTION DATA
AUXCLK_DIV_PRE 分頻器和 AUXCLK_DIV 分頻器用于 AUXCLKOUT 輸出。必須使用 AUXCLK_DIV_PRE 分頻器進(jìn)行分頻，以確保 AUXCLK_DIV 分頻器的輸入為 3.2GHz 或更低。當(dāng) AUXCLK_DIV 不是偶數(shù)且未被旁路時(shí)，占空比不是 50%。兩個(gè) AUXCLKOUT 分頻器均通過(guò) SYNC 特性進(jìn)行同步，從而可跨多個(gè)器件實(shí)現(xiàn)同步。
| fCLKIN (MHz) | AUXCLK_DIV_PRE | AUXCLK_DIV | 總分頻范圍 |
|---|---|---|---|
| fCLKIN ≤ 3.2GHz | ÷1、2、4 | ÷1、2、3、...1023 | [1、2、...1023][2、4、...2046][4、8、4092] |
| 3.2GHz < fCLKIN ≤ 6.4GHz | ÷2、4 | ÷1、2、3、...1023 | [4、...2046][4、8、4092] |
| fCLKIN > 6.4GHz | ÷4 | 1、2、3、...1023 | [8、4092] |