ZHCSU91A December 2023 – September 2024 LMX1214
PRODUCTION DATA
表 7-1 列出了器件寄存器的存儲器映射寄存器。表 7-1 中未列出的所有寄存器偏移地址都應視為保留的位置,并且不得修改寄存器內(nèi)容。
| 偏移 | 首字母縮寫詞 | 說明 | 部分 |
|---|---|---|---|
| 0x0 | R0 | 節(jié) 7.1.1 | |
| 0x2 | R2 | 節(jié) 7.1.2 | |
| 0x3 | R3 | 節(jié) 7.1.3 | |
| 0x4 | R4 | 節(jié) 7.1.4 | |
| 0x5 | R5 | 節(jié) 7.1.5 | |
| 0x7 | R7 | 節(jié) 7.1.6 | |
| 0x8 | R8 | 節(jié) 7.1.7 | |
| 0x9 | R9 | 節(jié) 7.1.8 | |
| 0xB | R11 | 節(jié) 7.1.9 | |
| 0xC | R12 | 節(jié) 7.1.10 | |
| 0xD | R13 | 節(jié) 7.1.11 | |
| 0xE | R14 | 節(jié) 7.1.12 | |
| 0xF | R15 | 節(jié) 7.1.13 | |
| 0x17 | R23 | 節(jié) 7.1.14 | |
| 0x18 | R24 | 節(jié) 7.1.15 | |
| 0x19 | R25 | 節(jié) 7.1.16 | |
| 0x4B | R75 | 節(jié) 7.1.17 | |
| 0x4F | R79 | 節(jié) 7.1.18 | |
| 0x56 | R86 | 節(jié) 7.1.19 | |
| 0x5A | R90 | 節(jié) 7.1.20 |
復雜的位訪問類型經(jīng)過編碼可適應小型表單元。表 7-2 展示了適用于此部分中訪問類型的代碼。
| 訪問類型 | 代碼 | 說明 |
|---|---|---|
| 讀取類型 | ||
| R | R | 讀取 |
| 寫入類型 | ||
| W | W | 寫入 |
| 復位或默認值 | ||
| -n | 復位后的值或默認值 | |
表 7-3 展示了 R0。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15-3 | 未披露 | R | 0x0 | 將該字段編程為 0x0。 |
| 2 | POWERDOWN | R/W | 0x0 | 將器件設(shè)置為低功耗狀態(tài)。其他寄存器的狀態(tài)保持不變。 |
| 1-0 | 未披露 | R/W | 0x0 | 將該字段編程為 0x0。 |
表 7-4 展示了 R2。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15-11 | 未披露 | R | 0x0 | 將該字段編程為 0x0。 |
| 10-6 | 未披露 | R/W | 0x8 | 將該字段編程為 0x8。 |
| 5 | SMCLK_EN | R/W | 0x1 | 啟用狀態(tài)機時鐘發(fā)生器。這是使引腳模式正常運行所必需的,并且器件必須在啟用該位的情況下進行初始化。但是,稍后可以禁用該位,以節(jié)省電流并防止狀態(tài)機時鐘發(fā)生雜散。 |
| 4-0 | 未披露 | R/W | 0x3 | 將該字段編程為 0x3。 |
表 7-5 展示了 R3。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15 | CLKOUT3_EN | R/W | 0x1 | 啟用 CLKOUT3 |
| 14 | CLKOUT2_EN | R/W | 0x1 | 啟用 CLKOUT2 |
| 13 | CLKOUT1_EN | R/W | 0x1 | 啟用 CLKOUT1 |
| 12 | CLKOUT0_EN | R/W | 0x1 | 啟用 CLKOUT0 |
| 11-0 | 未披露 | R/W | 0xFE | 將該字段編程為 0xFE。 |
表 7-6 展示了 R4。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15-14 | 未披露 | R | 0x0 | 將該字段編程為 0x0。 |
| 13-11 | CLKOUT1_PWR | R/W | 0x6 | 設(shè)置 CLKOUT1 的輸出功率。值越大,對應的輸出功率就越高。 |
| 10-8 | CLKOUT0_PWR | R/W | 0x6 | 設(shè)置 CLKOUT0 的輸出功率。值越大,對應的輸出功率就越高。 |
| 7-0 | 未披露 | R/W | 0xFF | 將該字段編程為 0xFF。 |
表 7-7 展示了 R5。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15 | 未披露 | R | 0x0 | 將該字段編程為 0x0。 |
| 14-6 | 未披露 | R/W | 0xDB | 將該字段編程為 0xDB。 |
| 5-3 | CLKOUT3_PWR | R/W | 0x6 | 設(shè)置 CLKOUT3 的輸出功率。值越大,對應的輸出功率就越高。 |
| 2-0 | CLKOUT2_PWR | R/W | 0x6 | 設(shè)置 CLKOUT2 的輸出功率。值越大,對應的輸出功率就越高。 |
表 7-8 展示了 R7。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15 | 未披露 | R | 0x0 | 將該字段編程為 0x0。 |
| 14-13 | 未披露 | R/W | 0x2 | 將該字段編程為 0x2。 |
| 12-11 | AUXCLKOUT_VCM | R/W | 0x2 | 在 LVDS 模式下,設(shè)置輔助時鐘輸出的輸出共模。其他輸出格式忽略該字段。 0x0 = 1.2V 0x1 = 1.1V 0x2 = 1.0V 0x3 = 0.9V |
| 10-9 | 未披露 | R/W | 0x2 | 將該字段編程為 0x2。 |
| 8-7 | AUXCLK_DIV_PWR_PRE | R/W | 0x0 | 設(shè)置 AUXCLK 前置驅(qū)動器的輸出功率。值越大,對應的輸出功率就越高。 |
| 6-4 | 未披露 | R/W | 0x3 | 將該字段編程為 0x3。 |
| 3-1 | AUXCLKOUT_PWR | R/W | 0x7 | 僅針對 CML 格式設(shè)置 AYXCLKOUT 的輸出功率(其他輸出格式忽略該字段)。值越大,對應的輸出功率就越高。 |
| 0 | 未披露 | R/W | 0x1 | 將該字段編程為 0x1。 |
表 7-9 展示了 R8。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15-9 | 未披露 | R | 0x0 | 將該字段編程為 0x0。 |
| 8-6 | AUXCLK_DIV_PRE | R/W | 0x4 | 設(shè)置預分頻器值。預分頻器的輸出必須小于或等于 3.2GHz。當 AUXCLK_DIV_PRE=1 時,還需要將寄存器 R79 編程為值 0x0005,將 R90 編程為值 0x0060(AUXCLK_DIV_BYP2=1,AUXCLK_DIV_BYP3=1)。除下列值以外的 AUXCLK_DIV_PRE 值均保留。 0x1 = /1 0x2 = /2 0x4 = /4 |
| 5 | AUXCLKOUT_EN | R/W | 0x1 | 啟用 AUXCLK 子系統(tǒng)。 |
| 4-2 | 未披露 | R/W | 0x0 | 將該字段編程為 0x0。 |
| 1-0 | AUXCLKOUT_FMT | R/W | 0x0 | 選擇 AUXCLKOUT 輸出的輸出驅(qū)動器格式。 0x0 = LVDS 0x1 = 保留 0x2 = CML 0x3 = 保留 |
表 7-10 展示了 R9。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15-14 | SYNC_VCM | R/W | 0x0 | 設(shè)置 SYNC 引腳的內(nèi)部直流偏置。對于交流耦合輸入,必須啟用偏置;但對于直流耦合輸入,可以啟用偏置并過驅(qū)動,也可以禁用偏置。SYNC DC 引腳電壓必須在 0.7V 至 VCC 范圍內(nèi),包括最小和最大信號擺幅。 0x0 = 1.3V 0x1 = 1.1V 0x2 = 1.5V 0x3 = 已禁用 |
| 13 | SYNC_EN | R/W | 0x0 | 啟用分頻器的同步路徑,并允許啟用時鐘位置捕獲電路。用于多器件同步。 |
| 12 | 未披露 | R/W | 0x0 | 將該字段編程為 0x0。 |
| 11 | AUXCLK_DIV_BYP | R/W | 0x0 | 繞過 AUXCLK_DIV 分頻器,以便直接從 AUXCLK_DIV_PRE 分頻器獲得 AUXCLK 輸出。僅在 AUXCLK_DIV_PRE=1 時使用,作為實現(xiàn) AUXCLK 總分頻為 1 的步驟之一。要實現(xiàn) 1 分頻,需要執(zhí)行以下步驟。 1.設(shè)置 AUXCLK_DIV_PRE=1 2.確保已將寄存器 R79 編程為值 0x0005 3.將 R90 編程為 0x0060(AUXCLK_DIV_BYP2=1,AUXCLK_DIV_BYP3=1) 4.設(shè)置 AUXCLK_DIV_BYP=1 如果不希望 AUXCLK 的總分頻為 1,則將該位設(shè)置為 0。 |
| 10 | 未披露 | R/W | 0x0 | 將該字段編程為 0x0。 |
| 9-0 | AUXCLK_DIV | R/W | 0x20 | 設(shè)置 AUXCLK 分頻器值。由 AUXCLK_DIV_PRE 提供的最大輸入頻率必須 ≤ 3200MHz。最大 AUXCLKOUT 頻率必須 ≤ 800MHz,以避免振幅衰減。 0x0 = 保留 0x1 = 保留 0x2 = /2 0x3 = /3 0x3FF = /1023 |
表 7-11 展示了 R11。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15-0 | rb_CLKPOS | R | 0x0 | 存儲 CLKIN 信號上升沿位置相對于 SYNC 上升沿的快照,該快照從 LSB 開始并在 MSB 結(jié)束。每個位都代表 CLKIN 信號的一個樣片,由 SYNC_DLY_STEP 字段確定的延遲隔開。rb_CLKPOS 的第一位和最后一位始終保持置位狀態(tài),指示捕獲窗口邊界條件下的不確定性。CLKIN 上升沿由從 LSB 到 MSB 的兩個設(shè)置位的每個序列表示,包括邊界條件下的位。快照中 CLKIN 上升沿的位置以及 CLKIN 信號周期和延遲步長可用于計算 SYNC_DLY 的值,從而更大限度地延長 SYNC 引腳上 SYNC 信號的設(shè)置時間和保持時間。 |
表 7-12 展示了 R12。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15-0 | rb_CLKPOS[31:16] | R | 0x0 | rb_CLKPOS 字段的 MSB。 |
表 7-13 展示了 R13。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15-2 | 未披露 | R | 0x0 | 將該字段編程為 0x0。 |
| 1-0 | SYNC_DLY_STEP | R/W | 0x3 | 設(shè)置 SYSNC 路徑中使用的延遲元件的步長,用于 SYNC 輸入延遲和時鐘位置捕獲。每個步長的推薦頻率范圍創(chuàng)建了給定 CLKIN 頻率的最大可用步長數(shù)。這些范圍包括一些重疊,以考慮工藝和溫度變化。如果 CLKIN 頻率被重疊范圍覆蓋,則較大的延遲步長會提高在時鐘位置捕獲期間檢測到 CLKIN 上升沿的可能性。但是,值越大,包含的延遲步長就越多,因此相對于較小的步長,較大的步長在 PVT 上的總延遲變化更大。 0x0 = 28ps(1.4GHz 至 2.7GHz) 0x1 = 15ps(2.4GHz 至 4.7GHz) 0x2 = 11ps(3.1GHz 至 5.7GHz) 0x3 = 8ps(4.5GHz 至 12.8GHz) |
表 7-14 展示了 R14。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15-3 | 未披露 | R/W | 0x0 | 將該字段編程為 0x0。 |
| 2 | CLKPOS_CAPTURE_EN | R/W | 0x0 | 啟用窗口化電路,該電路可捕獲 rb_CLKPOS 寄存器中相對于 SYNC 邊沿的時鐘位置。捕獲時鐘位置之前,必須通過將 SYNC_CLR 切換為高電平然后切換為低電平來清除窗口化電路。清除窗口化電路后,SYNC 引腳上的第一個上升沿將觸發(fā)捕獲。捕獲電路大大增加了電源電流,在 SYNC 模式下無需啟用捕獲電路即可延遲 SYNC 信號。確定所需的 SYNC_DLY 值后,將該位設(shè)置為 0x0 以盡可能減少電流消耗。如果 SYNC_EN = 0,則會忽略該位的值,并禁用窗口化電路。 |
| 1 | 未披露 | R/W | 0x1 | 將該字段編程為 0x1。 |
| 0 | SYNC_LATCH | R/W | 0x0 | 在 SYNC 引腳的第一個上升沿,將內(nèi)部 SYNC 狀態(tài)鎖存為邏輯高電平??赏ㄟ^設(shè)置 SYNC_CLR=1 來清除該鎖存。 |
表 7-15 展示了 R15。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15-12 | 未披露 | R | 0x0 | 將該字段編程為 0x0。 |
| 11-7 | 未披露 | R/W | 0x16 | 將該字段編程為 0x16。 |
| 6-1 | SYNC_DLY | R/W | 0x0 | 設(shè)置外部 SYNC 信號的延遲線路步長。每個延遲線路步長都會造成一定的 SYNC 信號延遲,延遲量等于 SYNC_DLY_STEP x SYNC_DLY_STEP。在 SYNC 模式下,可以根據(jù) rb_CLKPOS 值來確定該字段的值,從而滿足 SYNC 信號相對于 CLKIN 信號的內(nèi)部設(shè)置時間和保持時間要求。在 SYSREF 中繼器模式下,該字段的值可用作粗略全局延遲。大于 0x3F 的值無效。由于較大的值包含更多的延遲步長,因此與較小的值相比,較大的值在整個 PVT 中的總步長變化更大。有關(guān)延遲步長計算過程的詳細說明,請參閱數(shù)據(jù)表或器件 TICS Pro 配置文件。 |
| 0 | SYNC_CLR | R/W | 0x1 | 清除 SYNC_LATCH 并復位 SYNC 信號的同步路徑時序。將該位保持為高電平可將內(nèi)部 SYNC 信號保持為低電平。在執(zhí)行 SYNC 或時鐘位置捕獲操作之前,必須設(shè)置和清除該位一次。 |
表 7-16 展示了 R23。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15 | TS_EN | R/W | 0x0 | 啟用片上溫度傳感器。還必須啟用溫度傳感器計數(shù)器 (TS_CNT_EN) 以進行回讀。 |
| 14 | 未披露 | R/W | 0x1 | 將該字段編程為 0x1。 |
| 13 | MUXOUT_EN | R/W | 0x0 | 啟用 MUXOUT 引腳驅(qū)動器或?qū)⑵渲糜谌龖B(tài)。 0x0 = 三態(tài) 0x1 = 推挽 |
| 12-0 | 未披露 | R/W | 0x0 | 將該字段編程為 0x0。 |
表 7-17 展示了 R24。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15-14 | 未披露 | R | 0x0 | 將該字段編程為 0x0。 |
| 13-12 | 未披露 | R/W | 0x0 | 將該字段編程為 0x0。 |
| 11-1 | rb_TS | R | 0x0 | 片上溫度傳感器的回讀值。 |
| 0 | TS_CNT_EN | R/W | 0x0 | 啟用溫度傳感器計數(shù)器。必須啟用溫度傳感器 (TS_EN) 才能獲得準確數(shù)據(jù)。 |
表 7-18 展示了 R25。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15-7 | 未披露 | R/W | 0x4 | 將該字段編程為 0x4。 |
| 6 | CLK_DIV_RST | R/W | 0x0 | 復位主時鐘分頻器。如果在運行過程中更改了時鐘分頻器值,則在設(shè)置新分頻器值后將該位設(shè)置為高電平,然后再設(shè)置為低電平。當 SYNC_EN = 0x1 時將器件與 SYNC 引腳同步也會復位主時鐘分頻器。該位在分頻器模式之外無效。 |
| 5-3 | CLK_DIV | R/W | 0x2 | 當 CLK_MUX=2(分頻器模式)時設(shè)置時鐘分頻器值。時鐘分頻器值為 CLK_DIV+1。CLK_DIV 的有效值為 1 至 7。將其設(shè)置為 0 會禁用主時鐘分頻器并恢復到緩沖器模式。 |
| 2-0 | CLK_MUX | R/W | 0x1 | 選擇主時鐘輸出的功能 0x0 = 保留 0x1 = 緩沖器 0x2 = 分頻器 0x3 = 保留 |
表 7-19 展示了 R75。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15 | rb_CLKOUT2_EN | R | 0x0 | 回讀引腳狀態(tài) |
| 14 | rb_CLKOUT1_EN | R | 0x0 | 回讀引腳狀態(tài) |
| 13 | rb_CLKOUT0_EN | R | 0x0 | 回讀引腳狀態(tài) |
| 12 | rb_MUXSEL1 | R | 0x0 | 回讀引腳狀態(tài) |
| 11-7 | 未披露 | R | 0x0 | 將該字段編程為 0x0。 |
| 6 | rb_DIVSEL1 | R | 0x0 | 回讀引腳狀態(tài) |
| 5 | rb_DIVSEL0 | R | 0x0 | 回讀引腳狀態(tài) |
| 4 | rb_CE | R | 0x0 | 回讀引腳狀態(tài) |
| 3-0 | 未披露 | R/W | 0x6 | 將該字段編程為 0x6。 |
表 7-20 展示了 R79。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15 | 未披露 | R | 0x0 | 將該字段編程為 0x0。 |
| 14-0 | 未披露 | R/W | 0x205 | 將該字段編程為 0x5。請注意,這與復位值不同。 |
表 7-21 展示了 R86。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15-3 | 未披露 | R/W | 0x0 | 將該字段編程為 0x0。 |
| 2 | MUXOUT_EN_OVRD | R/W | 0x0 | 必須將該位設(shè)置為 1,才能啟用 MUXOUT_EN,使 MUXOUT 引腳置于三態(tài)。 |
| 1-0 | 未披露 | R/W | 0x0 | 將該字段編程為 0x0。 |
表 7-22 展示了 R90。
返回到匯總表。
| 位 | 字段 | 類型 | 復位 | 說明 |
|---|---|---|---|---|
| 15-8 | 未披露 | R | 0x0 | 將該字段編程為 0x0。 |
| 7 | 未披露 | R/W | 0x0 | 將該字段編程為 0x0。 |
| 6 | AUXCLK_DIV_BYP3 | R/W | 0x0 | 如果 AUXCLK_BYP=1,則將該位設(shè)置為 1,否則設(shè)置為 0。 |
| 5 | AUXCLK_DIV_BYP2 | R/W | 0x0 | 如果 AUXCLK_BYP=1,則將該位設(shè)置為 1,否則設(shè)置為 0。 |
| 4-0 | 未披露 | R/W | 0x0 | 將該字段編程為 0x0。 |