ZHCSLM7D March 2020 – June 2022 LMQ61460
PRODUCTION DATA
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 修訂歷史記錄
- 5 器件比較表
- 6 引腳配置和功能
- 7 規(guī)格
-
8 詳細(xì)說明
- 8.1 概述
- 8.2 功能方框圖
- 8.3
特性說明
- 8.3.1 EN/SYNC 用于使能和 VIN UVLO
- 8.3.2 用于同步的 EN/SYNC 引腳
- 8.3.3 可調(diào)開關(guān)頻率
- 8.3.4 時鐘鎖定
- 8.3.5 PGOOD 輸出運(yùn)行
- 8.3.6 內(nèi)部 LDO、VCC UVLO 和 BIAS 輸入
- 8.3.7 自舉電壓和 VCBOOT-UVLO（CBOOT 引腳）
- 8.3.8 SW 節(jié)點(diǎn)壓擺率可調(diào)
- 8.3.9 展頻
- 8.3.10 軟啟動和從壓降中恢復(fù)
- 8.3.11 輸出電壓設(shè)置
- 8.3.12 過流和短路保護(hù)
- 8.3.13 熱關(guān)斷
- 8.3.14 輸入電源電流
- 8.4 器件功能模式
- 9 應(yīng)用和實施
- 10電源相關(guān)建議
- 11布局
- 12器件和文檔支持
- 13機(jī)械、封裝和可訂購信息
封裝選項
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RJR|14
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
訂購信息
8.3.5 PGOOD 輸出運(yùn)行
實現(xiàn)了 PGOOD 功能以替代分立式復(fù)位器件，從而減少 BOM 數(shù)量并降低成本。當(dāng)反饋電壓超出指定的 PGOOD 閾值時，PGOOD 引腳電壓變?yōu)榈碗娖剑ㄕ垍㈤?a xmlns:opentopic="http://www.idiominc.com/opentopic" class="xref" href="GUID-111A9EFF-2DAA-4790-8480-DFE9049C3EF6.html#X7660">圖 7-8），這可能發(fā)生在電流限制和熱關(guān)斷情況下，以及處于禁用狀態(tài)和正常啟動期間。干擾濾波器可防止在輸出電壓的短時偏移（例如在線路和負(fù)載瞬態(tài)期間）時出現(xiàn)錯誤標(biāo)志。持續(xù)時間少于 tPGDFLT_FALL 的輸出電壓偏移不會觸發(fā)電源正常標(biāo)志。通過參考圖 8-6，可以更好地理解電源正常運(yùn)行。
電源正常輸出包含一個開漏 NMOS，需要一個外部上拉電阻連接到合適的邏輯電源或 VOUT。當(dāng) EN 拉低時，標(biāo)志輸出也被強(qiáng)制為低電平。在 EN 為低電平時，只要輸入電壓為 ≥1V（典型值），電源正常輸出就保持有效。
圖 8-6 PGOOD 時序圖（不包括 OV 事件）表 8-1 導(dǎo)致 PGOOD 發(fā)出故障信號（拉至低電平）的條件
| 故障條件啟動 | 故障條件結(jié)束（在此之后，必須經(jīng)過 tPGDFLT(rise) 才能釋放 PGOOD 輸出）(1) |
|---|---|
| VOUT < VOUT-target × PGDUV 且 t > tPGDFLT(fall) | 穩(wěn)壓輸出電壓： VOUT-target × (PGDUV + PGDHYST) < VOUT < VOUT-target × (PGDOV - PGDHYST)（請參閱圖 7-8） |
| VOUT > VOUT-target × PGDOV 且 t > tPGDFLT(fall) | 穩(wěn)壓輸出電壓 |
| TJ > TSD_R | TJ < TSD_F 且穩(wěn)壓輸出電壓 |
| EN < VEN Falling | EN > VEN Rising 且穩(wěn)壓輸出電壓 |
| VCC < VCC_UVLO – VCC_UVLO_HYST | VCC > VCC_UVLO 且穩(wěn)壓輸出電壓 |
(1) 作為額外的運(yùn)行檢查，PGOOD 在軟啟動期間保持低電平，這定義為直到達(dá)到完整輸出電壓或者自啟動以來經(jīng)過 tSS2（以較小者為準(zhǔn)）。