ZHCSQ65B February 2023 – September 2023 LM2005
PRODUCTION DATA
高側(cè)和低側(cè)驅(qū)動(dòng)器級(jí)均包含 UVLO 保護(hù)電路，該電路可監(jiān)控電源電壓 (VGVDD) 和自舉電容器電壓 (VBST-SH)。在電源電壓足以導(dǎo)通外部 MOSFET 之前，UVLO 電路會(huì)抑制所有輸出，在電源電壓變化期間，內(nèi)置 UVLO 遲滯可防止發(fā)生抖動(dòng)。為器件的 GVDD 引腳施加電源電壓時(shí)，在 VGVDD 超過(guò) UVLO 閾值（典型值為 8V）之前，兩個(gè)輸出都會(huì)保持低電平。無(wú)論 UVLO 條件如何，自舉電容器 (VBST–SH) 都僅禁用高側(cè)輸出 (GH)。
| 條件 (VBST-SH > VBSTR) | INH | INL | GH | GL |
|---|---|---|---|---|
| 器件啟動(dòng)期間，VGVDD – GND < VGVDDR | H | L | L | L |
| L | H | L | L | |
| H | H | L | L | |
| L | L | L | L | |
| 器件啟動(dòng)后，VGVDD – GND < VGVDDR – VDDHYS | H | L | L | L |
| L | H | L | L | |
| H | H | L | L | |
| L | L | L | L |
| 條件 (VGVDD > VGVDDR) | INH | INL | GH | GL |
|---|---|---|---|---|
| 器件啟動(dòng)期間，VBST-SH < VBSTR | H | L | L | L |
| L | H | L | H | |
| H | H | L | H | |
| L | L | L | L | |
| 器件啟動(dòng)后，VBST-SH < VBSTR – VBSTHYS | H | L | L | L |
| L | H | L | H | |
| H | H | L | H | |
| L | L | L | L |