ZHCSWC4C May 2024 – February 2025 DRV8161 , DRV8162
PRODUCTION DATA
可使用 VDSLVL 引腳來(lái)配置 DRV816x 的 VDS 監(jiān)控閾值電平。該引腳可以設(shè)置 8 個(gè)電平(LEVEL0 至 LEVEL7),在 VDSLVL 和 GND 之間連接外部電阻器。通過(guò)表 7-5 確定 7 個(gè)閾值電平。如圖 7-13 所示,如果將一個(gè)數(shù)字脈沖應(yīng)用于 VDSLVL 引腳,則可提供額外 6 個(gè)閾值電平。如果 VDSLVL 引腳斷開,則禁用 VDS 監(jiān)控功能。在器件上電時(shí)鎖存 VDS 監(jiān)控閾值信息。
| VDSLVL 輸入引腳 (RVDSLVL) | VDS 監(jiān)控閾值 | |
|---|---|---|
| LEVELx-0(未檢測(cè)到脈沖) | LEVELx-1(檢測(cè)到一個(gè)脈沖) | |
| LEVEL7(開路) | 禁用 | 禁用 |
| LEVEL6(130K? 典型值) | 2V | 1.5V |
| LEVEL5(62K? 典型值) | 1V | 0.9V |
| LEVEL4(27K? 典型值) | 0.8V | 0.7V |
| LEVEL3(12K? 典型值) | 0.6V | 0.5V |
| LEVEL2(5.6K? 典型值) | 0.4V | 0.3V |
| LEVEL1(2K? 典型值) | 0.2V | 0.15V |
| LEVEL0(短接至 GND) | 0.1V | 不可用 |