ZHCSVK2 March 2024 DAC39RF10-SEP , DAC39RF10-SP , DAC39RFS10-SEP , DAC39RFS10-SP
PRODMIX
JESD204C 子類 1 概述了一種通過串行鏈路實現(xiàn)確定性延遲的方法。如果兩個器件實現(xiàn)相同的確定性延遲,則可以將其視為同步。從系統(tǒng)啟動到啟動的這一延遲必須是確定性的。實現(xiàn)確定性延遲有兩個關(guān)鍵要求。第一項要求是正確采集 SYSREF。SYSREF 將每個器件中的 LMFC 計數(shù)器復(fù)位,以用作已知的時序基準(zhǔn)。
第二項要求是在接收器中選擇適當(dāng)?shù)膹椥跃彌_器釋放點。轉(zhuǎn)換器器件是 JESD204C 鏈路中的接收器 (RX),邏輯器件是發(fā)送器 (TX)。彈性緩沖器是實現(xiàn)確定性延遲的關(guān)鍵塊,通過在數(shù)據(jù)從發(fā)送器傳輸?shù)浇邮掌鲿r吸收串行化數(shù)據(jù)傳播延遲的變化來實現(xiàn)。適當(dāng)?shù)尼尫劈c是針對延遲變化提供足夠裕度的釋放點。要選擇合適的釋放點,需要了解彈性緩沖器中以 LMFC 邊沿為基準(zhǔn)的數(shù)據(jù)的平均到達(dá)時間以及所有器件的總預(yù)期延遲變化。利用此信息,可以定義 LMFC 周期內(nèi)無效釋放點的區(qū)域,該區(qū)域從所有通道的最小延遲一直延展到最大延遲。本質(zhì)上,設(shè)計人員必須確保所有通道的數(shù)據(jù)在前一個釋放點發(fā)生后、下一個釋放點發(fā)生之前到達(dá)所有器件。另外,也可以通過實驗找到無效區(qū)域 - 請參閱編程 RBD。
圖 7-54 提供了用于演示此要求的簡化時序圖。在此圖中,顯示了兩個發(fā)送器(ADC 或邏輯器件)的數(shù)據(jù)。第二個發(fā)送器 (TX 2) 具有更長的布線距離 (tPCB),因此鏈路延遲比第一個發(fā)送器 (TX 1) 更長。首先,根據(jù)所有器件的數(shù)據(jù)到達(dá)時間,將 LMFC 周期的無效區(qū)域標(biāo)記為關(guān)閉。然后,使用釋放緩沖器延遲 (RBD) 參數(shù)設(shè)置釋放點,將釋放點從 LMFC 邊緣移動適當(dāng)數(shù)量的四位/八位位組步長,以便釋放點發(fā)生在 LMFC 周期的有效區(qū)域內(nèi)。在圖 7-54 中,由于有效區(qū)域的每一側(cè)都有足夠的裕度,因此 LMFC 邊沿 (RBD = 0) 是釋放點的理想選擇。
圖 7-54 用于彈性緩沖器釋放點選擇的 LMFC 有效區(qū)域定義TX 和 RX LMFC 未必需要進(jìn)行相位對齊,但了解其相位對于正確選擇彈性緩沖器釋放點至關(guān)重要。此外,彈性緩沖器釋放點在每個 LMFC 周期內(nèi)發(fā)生,但緩沖器僅在所有通道均已到達(dá)時釋放。因此,總鏈路延遲可能超過單個 LMFC 周期;請參閱 JESD204B 多器件同步:將要求進(jìn)行分解 了解更多信息。