數(shù)據(jù)表
TPS3820
- 上電復(fù)位發(fā)生器具有 200ms(TPS3823、TPS3824、TPS3825 和 TPS3828)或 25ms (TPS3820) 的固定延時時間
- 手動復(fù)位輸入(TPS3820、TPS3823、TPS3825 和 TPS3828)
- 低電平有效(TPS3820、TPS3823、TPS3824 和 TPS3825)、高電平有效(TPS3824 和 TPS3825)和漏極開路 (TPS3828) 均支持復(fù)位輸出
- 電源電壓監(jiān)控范圍: 2.5V、3V、3.3V、5V
- 看門狗計(jì)時器(TPS3820、TPS3823、TPS3824 和 TPS3828)
- 電源電流為 15μA(典型值)
- 5 引腳 SOT-23 封裝
- 溫度范圍:?40°C 至 85°C(TPS3823A-33 為 ?40°C 至 125°C)
TPS382x 系列監(jiān)控器主要為 DSP 以及基于處理器的系統(tǒng)提供電路初始化和計(jì)時監(jiān)控等功能。上電期間,當(dāng)電源電壓 VDD 變得高于 1.1V 時,RESET 將置為有效。此后,只要 VDD 保持低于閾值電壓 (VIT−),電源電壓監(jiān)控器就會監(jiān)測 VDD 并使 RESET 保持低電平有效。內(nèi)部計(jì)時器將使輸出延遲恢復(fù)至待機(jī)狀態(tài)(高電平),以確保系統(tǒng)正常復(fù)位。延時時間 td 始于 VDD 上升至高于閾值電壓 (VIT− + VHYS) 之后。當(dāng)電源電壓降到閾值電壓 VIT− 以下時,輸出再次變?yōu)橛行顟B(tài)(低電平)。無需外部組件。該系列中的所有器件均具有一個通過內(nèi)部分壓器設(shè)定的固定檢測閾值電壓 VIT–。TPS382x 系列還提供 200ms (TPS3820) 和 1.6s(TPS3823、TPS3824 和 TPS3828)的看門狗超時選項(xiàng)。
您可能感興趣的相似產(chǎn)品
功能優(yōu)于所比較器件的普遍直接替代產(chǎn)品
技術(shù)文檔
未找到結(jié)果。請清除搜索并重試。
查看全部 7 | 類型 | 標(biāo)題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數(shù)據(jù)表 | 帶看門狗計(jì)時器的 TPS382x 電壓監(jiān)視器 數(shù)據(jù)表 (Rev. O) | PDF | HTML | 英語版 (Rev.O) | PDF | HTML | 2025年 4月 4日 |
| 應(yīng)用手冊 | Voltage Supervisors (Reset ICs): Frequently Asked Questions (FAQs) (Rev. A) | 2020年 3月 17日 | ||||
| 選擇指南 | Voltage Supervisors (Reset ICs) Quick Reference Guide (Rev. H) | 2020年 2月 28日 | ||||
| 應(yīng)用簡報(bào) | Latching a Voltage Supervisor (Reset IC) (Rev. A) | 2019年 4月 5日 | ||||
| 選擇指南 | 電源管理指南 2018 (Rev. K) | 2018年 7月 31日 | ||||
| 選擇指南 | 電源管理指南 2018 (Rev. R) | 2018年 6月 25日 | ||||
| 應(yīng)用手冊 | Disabling the Watchdog Timer for TI's Family of Supervisors | 2003年 10月 30日 |
設(shè)計(jì)和開發(fā)
如需其他信息或資源,請點(diǎn)擊以下任一標(biāo)題進(jìn)入詳情頁面查看(如有)。
評估板
TPS382-Q1EVM — 集成看門狗的 TPS382x-Q1 電壓監(jiān)控器評估模塊
TPS382-Q1EVM 評估模塊 (EVM)?包含五種不同的 TPS382x-Q1 器件,可用于評估和測試該產(chǎn)品系列的不同特性。 ?此 EVM 包含的器件具有 2.5V、3V、3.3V 和 5V 固定監(jiān)測電壓、看門狗輸入、手動復(fù)位、正負(fù)復(fù)位輸出以及漏極開路和推挽復(fù)位功能。
用戶指南: PDF
模擬工具
PSPICE-FOR-TI — PSpice? for TI 設(shè)計(jì)和仿真工具
PSpice? for TI 可提供幫助評估模擬電路功能的設(shè)計(jì)和仿真環(huán)境。此功能齊全的設(shè)計(jì)和仿真套件使用 Cadence? 的模擬分析引擎。PSpice for TI 可免費(fèi)使用,包括業(yè)內(nèi)超大的模型庫之一,涵蓋我們的模擬和電源產(chǎn)品系列以及精選的模擬行為模型。
借助?PSpice for TI 的設(shè)計(jì)和仿真環(huán)境及其內(nèi)置的模型庫,您可對復(fù)雜的混合信號設(shè)計(jì)進(jìn)行仿真。創(chuàng)建完整的終端設(shè)備設(shè)計(jì)和原型解決方案,然后再進(jìn)行布局和制造,可縮短產(chǎn)品上市時間并降低開發(fā)成本。?
在?PSpice for TI 設(shè)計(jì)和仿真工具中,您可以搜索 TI (...)
借助?PSpice for TI 的設(shè)計(jì)和仿真環(huán)境及其內(nèi)置的模型庫,您可對復(fù)雜的混合信號設(shè)計(jì)進(jìn)行仿真。創(chuàng)建完整的終端設(shè)備設(shè)計(jì)和原型解決方案,然后再進(jìn)行布局和制造,可縮短產(chǎn)品上市時間并降低開發(fā)成本。?
在?PSpice for TI 設(shè)計(jì)和仿真工具中,您可以搜索 TI (...)
參考設(shè)計(jì)
TIDA-00929 — 用于捕捉電弧特征的頻譜分析儀信號調(diào)節(jié)和處理參考設(shè)計(jì)
該參考設(shè)計(jì)演示了帶寬優(yōu)化模擬前端 (AFE) 和實(shí)時 FIR 實(shí)施方案,此方案在低功耗下采集任何波形的寬帶頻譜。此設(shè)計(jì)根據(jù)增益、信號帶寬、低噪聲、低功耗和電源軌擺幅要求,來選擇每個信號路徑中的運(yùn)算放大器。此外,還使用內(nèi)置有矢量數(shù)學(xué)引擎的混合信號超低功耗微處理器在頻域和時域中實(shí)時處理波形。
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| SOT-23 (DBV) | 5 | Ultra Librarian |
訂購和質(zhì)量
包含信息:
- RoHS
- REACH
- 器件標(biāo)識
- 引腳鍍層/焊球材料
- MSL 等級/回流焊峰值溫度
- MTBF/時基故障估算
- 材料成分
- 鑒定摘要
- 持續(xù)可靠性監(jiān)測
包含信息:
- 制造廠地點(diǎn)
- 封裝廠地點(diǎn)