SN74AHC74

正在供貨

具有清零和預(yù)設(shè)功能的雙通道上升沿觸發(fā) D 類觸發(fā)器

產(chǎn)品詳情

Number of channels 2 Technology family AHC Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 110 IOL (max) (mA) 8 IOH (max) (mA) -8 Supply current (max) (μA) 20 Features Balanced outputs, High speed (tpd 10-50ns), Over-voltage tolerant inputs Operating temperature range (°C) -40 to 125 Rating Catalog
Number of channels 2 Technology family AHC Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 110 IOL (max) (mA) 8 IOH (max) (mA) -8 Supply current (max) (μA) 20 Features Balanced outputs, High speed (tpd 10-50ns), Over-voltage tolerant inputs Operating temperature range (°C) -40 to 125 Rating Catalog
PDIP (N) 14 181.42 mm2 19.3 x 9.4 SOIC (D) 14 51.9 mm2 8.65 x 6 SOP (NS) 14 79.56 mm2 10.2 x 7.8 SSOP (DB) 14 48.36 mm2 6.2 x 7.8 TSSOP (PW) 14 32 mm2 5 x 6.4 TVSOP (DGV) 14 23.04 mm2 3.6 x 6.4 VQFN (RGY) 14 12.25 mm2 3.5 x 3.5 WQFN (BQA) 14 7.5 mm2 3 x 2.5
  • 工作范圍為 2V 至 5.5V VCC
  • 閂鎖性能超過 250mA，符合 JESD 17 規(guī)范
  • ESD 保護(hù)性能超過 JESD 22 規(guī)范要求
    • 2000V 人體放電模型 (A114-A)
    • 200V 機(jī)器放電模型 (A115-A)
    • 1000V 帶電器件模型 (C101)
  • 工作范圍為 2V 至 5.5V VCC
  • 閂鎖性能超過 250mA，符合 JESD 17 規(guī)范
  • ESD 保護(hù)性能超過 JESD 22 規(guī)范要求
    • 2000V 人體放電模型 (A114-A)
    • 200V 機(jī)器放電模型 (A115-A)
    • 1000V 帶電器件模型 (C101)

SNx4AHC74 雙路正邊沿觸發(fā)器件是 D 類觸發(fā)器。

預(yù)設(shè) (PRE) 或清零 (CLR) 輸入端的低電平將會(huì)設(shè)置或重置輸出，而不受其他輸入端電平的影響。當(dāng)PRE和CLR處于非活動(dòng)狀態(tài)（高電平）時(shí)，滿足設(shè)置時(shí)間要求的數(shù)據(jù) (D) 輸入端的數(shù)據(jù)將在時(shí)鐘脈沖的上升沿傳輸?shù)捷敵龆?。時(shí)鐘觸發(fā)出現(xiàn)在一個(gè)特定電壓電平上，并且不與時(shí)鐘脈沖的上升時(shí)間直接相關(guān)。經(jīng)過保持時(shí)間間隔后，可以更改 D 輸入端的數(shù)據(jù)而不影響輸出端的電平。

SNx4AHC74 雙路正邊沿觸發(fā)器件是 D 類觸發(fā)器。

預(yù)設(shè) (PRE) 或清零 (CLR) 輸入端的低電平將會(huì)設(shè)置或重置輸出，而不受其他輸入端電平的影響。當(dāng)PRE和CLR處于非活動(dòng)狀態(tài)（高電平）時(shí)，滿足設(shè)置時(shí)間要求的數(shù)據(jù) (D) 輸入端的數(shù)據(jù)將在時(shí)鐘脈沖的上升沿傳輸?shù)捷敵龆?。時(shí)鐘觸發(fā)出現(xiàn)在一個(gè)特定電壓電平上，并且不與時(shí)鐘脈沖的上升時(shí)間直接相關(guān)。經(jīng)過保持時(shí)間間隔后，可以更改 D 輸入端的數(shù)據(jù)而不影響輸出端的電平。
下載 觀看帶字幕的視頻 視頻

您可能感興趣的相似產(chǎn)品

功能優(yōu)于所比較器件的普遍直接替代產(chǎn)品
SN74HCS74 正在供貨 具有清零和預(yù)置端的施密特觸發(fā)輸入雙路負(fù)邊沿觸發(fā)式 D 型觸發(fā)器 Larger voltage range (2V to 6V)

技術(shù)文檔

star =有關(guān)此產(chǎn)品的 TI 精選熱門文檔
未找到結(jié)果。請(qǐng)清除搜索并重試。
查看全部 24
類型 標(biāo)題 下載最新的英語版本 日期
* 數(shù)據(jù)表 SNx4AHC74 具有清零和預(yù)設(shè)功能的二路上升沿 D 類觸發(fā)器 數(shù)據(jù)表 (Rev. N) PDF | HTML 英語版 (Rev.N) PDF | HTML 2024年 2月 27日
應(yīng)用手冊(cè) 慢速或浮點(diǎn) CMOS 輸入的影響 (Rev. E) PDF | HTML 英語版 (Rev.E) 2025年 3月 26日
應(yīng)用手冊(cè) Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022年 12月 15日
選擇指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
選擇指南 Logic Guide (Rev. AB) 2017年 6月 12日
應(yīng)用手冊(cè) How to Select Little Logic (Rev. A) 2016年 7月 26日
應(yīng)用手冊(cè) Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
選擇指南 邏輯器件指南 2014 (Rev. AA) 最新英語版本 (Rev.AC) PDF | HTML 2014年 11月 17日
選擇指南 小尺寸邏輯器件指南 (Rev. E) 最新英語版本 (Rev.G) 2012年 7月 16日
用戶指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
應(yīng)用手冊(cè) 選擇正確的電平轉(zhuǎn)換解決方案 (Rev. A) 英語版 (Rev.A) 2006年 3月 23日
產(chǎn)品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
應(yīng)用手冊(cè) Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
應(yīng)用手冊(cè) Advanced High-Speed CMOS (AHC) Logic Family (Rev. C) 2002年 12月 2日
應(yīng)用手冊(cè) Texas Instruments Little Logic Application Report 2002年 11月 1日
應(yīng)用手冊(cè) TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
設(shè)計(jì)指南 AHC/AHCT Designer's Guide February 2000 (Rev. D) 2000年 2月 24日
應(yīng)用手冊(cè) Benefits & Issues of Migrating 5-V and 3.3-V Logic to Lower-Voltage Supplies (Rev. A) 1999年 9月 8日
產(chǎn)品概述 Military Advanced High-Speed CMOS Logic (AHC/AHCT) (Rev. C) 1998年 4月 1日
應(yīng)用手冊(cè) Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
應(yīng)用手冊(cè) Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
應(yīng)用手冊(cè) CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
應(yīng)用手冊(cè) Live Insertion 1996年 10月 1日
選擇指南 Logic Guide (Rev. AC) PDF | HTML 1994年 6月 1日

設(shè)計(jì)和開發(fā)

如需其他信息或資源，請(qǐng)點(diǎn)擊以下任一標(biāo)題進(jìn)入詳情頁面查看（如有）。

評(píng)估板

14-24-LOGIC-EVM — 采用 14 引腳至 24 引腳 D、DB、DGV、DW、DYY、NS 和 PW 封裝的邏輯產(chǎn)品通用評(píng)估模塊

14-24-LOGIC-EVM 評(píng)估模塊 (EVM) 設(shè)計(jì)用于支持采用 14 引腳至 24 引腳 D、DW、DB、NS、PW、DYY 或 DGV 封裝的任何邏輯器件。

用戶指南: PDF | HTML
英語版 (Rev.B): PDF | HTML
TI.com 上無現(xiàn)貨
評(píng)估板

14-24-NL-LOGIC-EVM — 采用 14 引腳至 24 引腳無引線封裝的邏輯產(chǎn)品通用評(píng)估模塊

14-24-EVM 是一款靈活的評(píng)估模塊 (EVM)，旨在支持具有 14 引腳至 24 引腳 BQA、BQB、RGY、RSV、RJW 或 RHL 封裝的任何邏輯或轉(zhuǎn)換器件。

用戶指南: PDF | HTML
英語版 (Rev.A): PDF | HTML
TI.com 上無現(xiàn)貨
仿真模型

SN74AHC74 IBIS Model

SCLM092.ZIP (65 KB) - IBIS Model
下載
封裝 引腳 CAD 符號(hào)、封裝和 3D 模型
PDIP (N) 14 Ultra Librarian
SOIC (D) 14 Ultra Librarian
SOP (NS) 14 Ultra Librarian
SSOP (DB) 14 Ultra Librarian
TSSOP (PW) 14 Ultra Librarian
TVSOP (DGV) 14 Ultra Librarian
VQFN (RGY) 14 Ultra Librarian
WQFN (BQA) 14 Ultra Librarian

訂購和質(zhì)量

包含信息：
  • RoHS
  • REACH
  • 器件標(biāo)識(shí)
  • 引腳鍍層/焊球材料
  • MSL 等級(jí)/回流焊峰值溫度
  • MTBF/時(shí)基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測
包含信息：
  • 制造廠地點(diǎn)
  • 封裝廠地點(diǎn)

支持和培訓(xùn)

可獲得 TI 工程師技術(shù)支持的 TI E2E? 論壇

所有內(nèi)容均由 TI 和社區(qū)貢獻(xiàn)者按“原樣”提供，并不構(gòu)成 TI 規(guī)范。請(qǐng)參閱使用條款。

如果您對(duì)質(zhì)量、包裝或訂購 TI 產(chǎn)品有疑問，請(qǐng)參閱 TI 支持。??????????????

視頻