SE555
- 將定時從微秒更改為小時
- 非穩(wěn)態(tài)或單穩(wěn)態(tài)工作模式
- 可調(diào)占空比
- 兼容 TTL 的灌電流和拉電流輸出最高可達 200mA
- 對于符合 MIL-PRF-38535 標準的產(chǎn)品，所有參數(shù)均經(jīng)過測試，除非另有說明。對于所有其他產(chǎn)品，生產(chǎn)流程不一定包含對所有參數(shù)的測試。
Nx555 和 Sx555 器件是精密計時電路，能夠?qū)崿F(xiàn)準確的延時時間和振蕩。在延時時間或單穩(wěn)態(tài)工作模式下，計時間隔由單個外部電阻器和電容器網(wǎng)絡控制。在非穩(wěn)態(tài)工作模式下，頻率和占空比由兩個外部電阻器和單個外部電容器獨立控制。
每個計時器有一個約等于電源電壓三分之一的觸發(fā)電平以及一個約等于電源電壓三分之二的閾值電平。可使用控制電壓引腳 (CONT) 來改變這些電平。當觸發(fā)輸入 (TRIG) 低于觸發(fā)電平的時候，觸發(fā)器被設定并且輸出變?yōu)楦唠娖?。如?TRIG 高于觸發(fā)電平并且閾值輸入 (THRES) 在閾值電平之上，觸發(fā)器將被復位并且輸出為低電平。復位輸入 (RESET) 的優(yōu)先級高于所有其他輸入并且被用來啟動一個新的定時周期。如果 RESET 為低電平，觸發(fā)器被復位并且輸出為低電平。只要當輸出為低電平，就會在放電引腳 (DISCH) 和接地引腳 (GND) 之間提供一個低阻抗路徑。將所有未用輸入接入合適的邏輯電平以免發(fā)生誤觸發(fā)
輸出電路能夠驅(qū)動高達 200mA 的灌電流或拉電流。電源額定工作電壓為 5V 至 15V。當供電為 5V 時，輸出電平與 TTL 輸入兼容。
技術文檔
未找到結(jié)果。請清除搜索并重試。
查看全部 2 | 類型 | 標題 | 下載最新的英語版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 數(shù)據(jù)表 | xx555 精密計時器 數(shù)據(jù)表 (Rev. J) | PDF | HTML | 英語版 (Rev.J) | PDF | HTML | 2025年 2月 28日 |
| 應用手冊 | Considering TI Smart DACs As an Alternative to 555 Timers | PDF | HTML | 2021年 9月 2日 |
設計和開發(fā)
如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。
模擬工具
PSPICE-FOR-TI — PSpice? for TI 設計和仿真工具
PSpice? for TI 可提供幫助評估模擬電路功能的設計和仿真環(huán)境。此功能齊全的設計和仿真套件使用 Cadence? 的模擬分析引擎。PSpice for TI 可免費使用，包括業(yè)內(nèi)超大的模型庫之一，涵蓋我們的模擬和電源產(chǎn)品系列以及精選的模擬行為模型。
借助?PSpice for TI 的設計和仿真環(huán)境及其內(nèi)置的模型庫，您可對復雜的混合信號設計進行仿真。創(chuàng)建完整的終端設備設計和原型解決方案，然后再進行布局和制造，可縮短產(chǎn)品上市時間并降低開發(fā)成本。?
在?PSpice for TI 設計和仿真工具中，您可以搜索 TI (...)
借助?PSpice for TI 的設計和仿真環(huán)境及其內(nèi)置的模型庫，您可對復雜的混合信號設計進行仿真。創(chuàng)建完整的終端設備設計和原型解決方案，然后再進行布局和制造，可縮短產(chǎn)品上市時間并降低開發(fā)成本。?
在?PSpice for TI 設計和仿真工具中，您可以搜索 TI (...)
| 封裝 | 引腳 | CAD 符號、封裝和 3D 模型 |
|---|---|---|
| PDIP (P) | 8 | Ultra Librarian |
| SOIC (D) | 8 | Ultra Librarian |
訂購和質(zhì)量
包含信息：
- RoHS
- REACH
- 器件標識
- 引腳鍍層/焊球材料
- MSL 等級/回流焊峰值溫度
- MTBF/時基故障估算
- 材料成分
- 鑒定摘要
- 持續(xù)可靠性監(jiān)測
包含信息：
- 制造廠地點
- 封裝廠地點
推薦產(chǎn)品可能包含與 TI 此產(chǎn)品相關的參數(shù)、評估模塊或參考設計。